ПК на основе процессора INTEL 80286

Министерство образованияРоссийской Федерации Кафедра Электронные приборы и устройства Курсовая работа ПК на основе процессора INTEL 80286 Выполнил ст-т гр. ЭПУ - 42 Козачук Виталий МихайловичПроверил доц. Каф ЭПУДжумалиев Владимир Сергеевич Саратов 2001 г.СОДЕРЖАНИЕВВЕДЕНИЕ 2КОРПУСАПРОЦЕССОРОВ 3ФУНКЦИОНИРОВАНИЕМИКРОКОМПЬЮТЕРОВ

С ШИННОЙ ОРГАНИЗАЦИЕЙ 3ОРГАНИЗАЦИЯСИСТЕМЫ ШИН L,X,S и M В КОМПЬЮТЕРЕ PC AT 4РЕГИСТРЫПРОЦЕССОРА 4Память 6 FPM 7 ЕDO 7 BEDO 7Вспомогательныемикросхемы для СМПУ 8 Тактовый генератор 8 Контролер прерываний 8 Контролер прямого доступа к памяти 8 Другие вспомогательные микросхемы 9 Набор микросхем или chipset 9Системныелокальные шины 9

Шина ISA 9 Шина EISA 10 Локальные шины VLB и PC10 Стандарт PC MCIA 11Микропроцессор 12Режимреальной адресации 12Режимзащиты 12Производительностьсистемы 13Системныепрерывания 13Сопроцессор 14 Описание 14 Условия программирования 14 Условия аппаратного обеспечения 14Базоваясистема ввода-вывода BIOS 15 Использование BIOS 15 Передача параметров 15Списокиспользованной литературы 16ВВЕДЕНИЕ Успехи новой технологии привели к широкому распространению персональныхкомпьютеров, позволяющих решать

задачи, требующие весьма больших вычислений.Типичным и наиболее распространенным представителем таких мощных персоналок является компьютер PC AT производства фирмы IBM. Этот компьютер разработан на основепроцессора 80286 фирмы INTEL, представляющего сейчас один из наиболее мощныхшестнадцатиразрядных микропроцессоров, хотя за последнее время появились болеепроизводительные процессоры, и 80286 был снят с производства в ведущих

странах.Но стоит остановиться на рассмотрении этого процессора и построенных на егооснове системах, т.к. на их примере нагляднее всего получить представление оновом классе машин - серии AT.В данной работе рассмотрены основные данные исравнительные характеристики на примере самой ранней модели компьютера- наотдельных логических ИМС и некоторых БИС, без применения микросхем сверхвысокойстепени интеграции и специальных

ПЛИС и ПЛМ, на основе которых создаютсякомпьютеры сегодня. Рассматривается центральный процессор с самой низкойтактовой частотой для 80286 чипов- 6 Мгц.КОРПУСА ПРОЦЕССОРОВDIP-Dual in line Package корпус с двухряднымрасположением штырьковых выводов шаг 2.5мм PGA pin Grid Array, керамический корпус с матрицей штырьковыхвыводов PQFP Plastic Quad Flat Pack, пластиковый корпус свыводами по сторонам квадрата

SQFP Small Quad Flat Pack, миниатюрный корпус свыводами по сторонам квадрата PPGA Plastic Pin Grid Array, термоустойчивыйпластмассовый корпус SPGA Tape Garier миниатюрныйкорпус с ленточным носителемPGA, PPGA, SPGA обычноустанавливаются в ZIF-Socket Zero ilnsestion Force колодка сокет с нулевым усилениемустановки. ФУНКЦИОНИРОВАНИЕ

МИКРОКОМПЬЮТЕРОВС ШИННОЙ ОРГАНИЗАЦИЕЙ Шины микрокомпьютера образуетгруппа линий передачи сигналов с адресной информацией, данных, а такжеуправляющих сигналов. Фактически ее можно разделить на три части адреснуюшину, шину данных и шину управляющих сигналов.Уровни этих сигналов в данный момент времени определяютсостояниесистемы в этот момент.На рис. 1 изображены синхрогенератор 82284, микропроцессор80286 и шинный контроллер 82288.

Кроме того, показаны три шины адреса, данныхи управляющих сигналов.Синхрогенератор генерирует тактовый сигнал CLK длясинхронизации внутреннего функционирования процессора и других микросхем.Сигнал RESET производит сброс процессора в начальное состояние. Это состояниепоказано на рисунке упрощенно. Сигнал READY также формируется с помощьюсинхрогенератора.

Он предназначен для удлинения циклов при работе с медленнымипериферийными устройствами.На адресную шину, состоящую из 24 линий, микропроцессорвыставляет адрес байта или слова, который будет пересылаться по шине данных впроцессор или из него. Кроме того, шина адреса используется микропроцессоромдля указания адресов периферийных портов, с которыми производится обменданными.Шина данных состоит из 16 линий. по которым возможнапередача как отдельных

байтов. так и двухбайтовых слов. При пересылке байтоввозможна передача и по старшим 8 линиям, и по младшим. Шина данных двунаправлена,так как передача байтов и слов может производится как в микропроцессор, так ииз него.Шина управления формируется сигналами, поступающиминепосредственно от микропроцессора, сигналами от шинного контроллера, а такжесигналами, идущими к микропроцессору от других микросхем и периферийныхадаптеров.Микропроцессор использует шинный контроллер дляформирования управляющих сигналов, определяющих перенос

данных по шине. Онвыставляет три сигнала -SO, -SI, M -IO, которые определяют тип цикла шины подтверждение прерывания, чтение порта ввода вывода, останов, чтение памяти,запись в память . На основании значений этих сигналов шинный контроллерформирует управляющие сигналы, контролирующие динамику данного типа шины.Для того, чтобы понять динамику работы, разберем, какимобразом осуществляется процессором чтение слов

из оперативной памяти. Этопроисходит в течение 4 тактов CLK, или 2 состояний процессора т.е. каждоесостояние процессора длится 2 такта синхросигнала CLK . Во время первогосостояния, обозначаемого, как Т 4s 0, процессор выставляет наадресную шину значение адреса, по которому будет читаться слово. Кроме того, онформирует на шине совместно с шинным контроллером соответствующие значенияуправляющих

сигналов. Эти сигналы и адрес обрабатываются схемой управленияпамятью, в результате чего, начиная с середины второго состояния процессораТ 4c 0 т.е. в начале четвертого такта CLK , на шине данныхпоявляется значение содержимого соответствующего слова из оперативной памяти. Инаконец, процессор считывает значение этого слова с шины данных. На этомперенос копирование значения слова из памяти в процессор заканчивается.

Таким образом, если частота кварцевого генератора,определяющая частоту CLK, равна 20 МГц, то максимальная пропускная способностьшины данных равна 20 4 миллионов слов в секунду, или 10 В сек. Реальнаяпропускная способность существенно ниже.ОРГАНИЗАЦИЯ СИСТЕМЫ ШИН L,X,S и MВ КОМПЬЮТЕРЕ PC AT На самом деле, в реальном компьютере имеется не одна, анесколько шин рис.

2 . Основных шин всего три, а обозначаются они как L- шина,S- шина, X- шина. Нами ране рассматривалась L-шина. Можно ввести понятиеудаленности шины от процессора, считая, что чем больше буферов отделяют шину,тем она более удалена от процессора.Основной шиной, связывающей компьютер в единое целое,является S- шина. Именно она выведена на 8 специальных разъемов слотов.

Этислоты хорошо видны на системной плате компьютера. В них стоят платыпериферийных адаптеров.Линии адреса, идущие от микропроцессора, образуют так называемуюL- шину. Для передачи этого адреса на S- шину имеются специальные буферныерегистры- защелки. Эти регистры- защелки не только передают адрес с L- шины наS- шину, но так же разъединяют их в случае необходимости. Такая необходимостьвозникает, например, когда осуществляется прямой доступ к памяти.

В этом случаена S- шину выставляют контроллер прямого доступа 8237А и так называемыестраничные регистры. Они подключены к X- шине, которая так же через буферныерегистры соединена с системной S-шиной. Таким образом, наличие трех шин позволяетвыставлять адреса на системную шину различным микросхемам.Все микросхемы на системной плате, кроме процессора исопроцессора, подключены к X- шине, в которой имеется адресная часть XА-шина , линия данных

XD- шина и управляющие сигналы XCTRL- шина . Поэтому ониотделены от процессора двумя буферами между L- и S- шинами и между S- и X-шинами.Кроме этих трех шин в компьютере имеется M- шина,предназначенная для отделения системной S- шины от оперативной памяти.РЕГИСТРЫ ПРОЦЕССОРА 80286Набор регистров процессора 80286 представляет собой строгоерасширение набора регистров 8086, который имел 14 регистров. В процессоре 80286появились дополнительно еще 5 новых регистров,

в результате чего их общее числоувеличилось до 19. Далее рассматриваются так называемые видимые регистры, содержимое которых можно либо прочитать, либо изменить программнымспособом. Отметим, что в процессоре имеются невидимые регистры ,хранящие различную информацию для работы процессора и ускоряющие его работу.Регистры представлены на рисунке невидимые изображены одинарнойлинией .

AX AH AL BX BH BL CX CH CL DX DH DL SP BP SI DI Права доступа к сегменту CS Базовый адрес сегмента CS Размер сегмента CS CS Права доступа к сегменту DS Базовый адрес сегмента DS Размер сегмента DS DS Права доступа к сегменту SS Базовый адрес сегмента SS Размер сегмента SS SS Права доступа к сегменту

ES Базовый адрес сегмента ES Размер сегмента ES ES IP F MSW Базовый адрес таблицы GDTR Базовый адрес таблицы IDTR Права доступа Базовый адрес сегмента с локальной дескрипторной таблицей Размер сегмента с локальной таблицей LDTR Права доступа Базовый адрес сегмента состояния текущей задачи Размер сегмента с состоянием задачи

TR Регистры можно объединить в группы по схожести выполняемыхими функций. В первую группу, называемую группой регистров общего назначения,входят регистры AX, BX, CX, DX. Они предназначены в основном для храненияданных- шестнадцати битных слов. Только регистры BX и DX могут дополнительноиспользоваться как адресные регистр BX- как адрес смещения байта или слова воперативной памяти, регистр

DX- как адрес порта ввода вывода. При обработкеданных каждый из этих регистров имеет свои особенности. Например, регистр AXвсегда используется как один из операндов в команде умножения, регистр CXиспользуется как счетчик командой LOOP организации цикла, DX как расширениерегистра AX в командах умножения и деления. Эти регистры можно рассматриватькак состоящие из двух однобайтовых регистров каждый

AX состоит из AH иAL,BX- из BH и BL и т.д.Следующую группу образуют регистры SP, BP, SI, DI. Этагруппа называется группой адресных и индексных регистров. Из названия видно,что эти регистры могут использоваться в качестве адресных. Кроме того, их можноиспользовать в качестве операндов в инструкциях обработки данных.Третья группа регистров CS, DS, SS, ES образует группусегментных регистров.

В процессоре 80286 доступ к данным и коду программы осуществляетсячерез окна размером максимум 64К каждое. Есть окно с программой,его начало определяется регистром CS есть окно с данными, начало которогоопределяется регистром DS. Начало окна со стеком определяется регистром SS, адополнительного окна с данными- регистром ES.В процессоре 80286 появилась возможность размещать таблицувекторов прерываний в произвольном месте

оперативной памяти, а не обязательно всамом начале, как в процессоре 8086. Для этого имеется специальный регистрIDTR, по структуре аналогичный специальному сорока битному регистру GDTR определяющий положение и размер глобальной дескрипторной таблицы, дляопределения же локальной дескрипторной таблицы имеется шестнадцати битныйрегистр LDTR . Он определяет начало и размер таблицы векторов прерываний.Имеются так же специальные команды его чтения и записи.

Регистр IP служит для хранения адреса смещения следующейисполняемой команды, а регистр F- для хранения флагов.В процессоре 80286 появился новый регистр MSW, называемыйсловом состояния, или регистром состояния. Его значение прежде всего в том,что, загружая этот регистр состояния специальным значением с битом PE 1 , мытем самым переключаем режим работы с обычного на защищенный.

И наконец, последний девятнадцатый регистр TR служит дляорганизации многозадачной работы процессора в защищенном режиме. В обычномрежиме он просто недоступен. Этот регистр служит селектором сегмента состояниязадачи. Существуют выполняемые только в защищенном режиме команды чтения этогорегистра TR и записи в него.Таким образом, а процессоре 80286 при сравнении его с 8086появилось пять новых видимых

регистров и шесть невидимых , четыре из которых связаны с регистрами CS, DS, SS, ES.Все новые регистры служат для управления доступом к памяти и организациимногозадачной работы процессора. Память В отличие отнедавно появившихся типов памяти, работа ИС асинхронной памяти не привязанажестко к тактовым импульсам системной шины. Поэтому данные на этой шинепоявляются в произвольные моменты времени асинхронно .

Но поскольку контроллерпамяти и системной шины - устройство синхронное, то отсчет времени ведется втактах. И если данные появятся на выходах ИС даже сразу после тактовогоимпульса, они будут обработаны только с приходом следующего импульса. Это ограничиваетвозможности асинхронных ИС. Самым первым способом обмена данными с ОЗУ был такназываемый Conventional с рабочей частотой от 4,77 до 40 МГц.

Онпозволял считывать и записывать информацию в строку только на каждый пятый такт по механизму, описанному ранее . Поэтому из-за своей медлительности он вскоребыл заменен более прогрессивными типами. Для Conventional общее число тактов,затрачиваемых на пересылку 4 строк данных, равно 20 5 тактов для доступа попервому адресу 5 по второму 5 по третьему 5 по четвертому . FPMЭто самыйранний тип памяти, применявшийся во всех 286-386 компьютерах.

В нем реализованрежим постраничной адресации fast page mode . Этот режим основан на том, чтопосле выбора строки в ядре передача данных на выход и с выхода выполняетсяпросто подключением к входным выходным формирователям данных нужного столбца столбцов, если понимать под столбцом один разряд в матрицеядра . Следовательно, при повторных обращениях к одной и той же строке ядра ненужно подавать адрес строки, дешифрировать его, считывать строку.

В FPMповышение скорости обмена данными достигается благодаря передаче полного адреса строки и столбца только при первом обращении к памяти. При остальныхобращениях в пределах той же строки указывается лишь сокращенный адрес толькостолбцы . В результате потери времени сокращаются на два такта, ранее нужныедля передачи адреса каждой строки нет тактов для передачи собственно адресастроки и активизации сигнала RAS . Схема чтения FPM теперь другая - 5 3 3 3, дажена частоте 66

МГц. По сравнению с Conventional 20 тактов это дает увеличениепроизводительности на целых 70 . Однако если программа часто обращается кразным областям памяти, переходя на другую строку ядра, то формируется полныйадрес, что сводит преимущества метода на нет. К счастью, на практике частопроисходит обмен достаточно крупными сплошными массивами данных например,многие команды процессора кодируются несколькими байтами .

Возможно, именнопоэтому метод был положен в основу всех последующих технологий, однако нужновсе же не забывать, что все их преимущества также проявляются только в пределаходной страницы строки ядра .EDOАрхитектура EDO extended dataoutput характеризуется увеличенным по сравнению с FPM временем хранения данныхна выходе микросхемы. Дело в том, что в обычных ИС FPM выходные данные остаютсядействительными только при активном сигнале

CAS рис. 2б . Из-за этого привтором и последующих доступах к странице требуется три такта такт переключенияCAS в активное состояние, такт считывания данных и такт переключения CAS внеактивное состояние. В ИС EDO данные запоминаются во внутреннем регистре поактивному спадающему фронту сигнала CAS и сохраняются еще некоторое времяпосле появления следующего активного фронта. Это позволяет нормальноиспользовать данные, когда

CAS переведен в неактивное состояние. При этом схемачтения у EDO уже 5 2 2 2 11 , что на 20 быстрее FPM 14 , и нормальная работавозможна даже при тактовой частоте контроллера памяти и системной шины 75МГц. Память EDO до сих пор верой и правдой служит во всех компьютерах счастотой процессора до 166 МГц и с системными платами на чипсетах до Intel 430FX , а также во многих видеоускорителях трехмерной графики.

EDO такжеиспользуется в тех случаях, когда мощный контроллер памяти сам оптимизируеторганизацию банков памяти и их чередование при многобанковой структуре ОЗУ,характерной для некоторых серверов. Несмотря на появление других типов, этоттип ИС еще долго не уйдет со сцены - это подтверждается и тем, что ведущиепроизводители чипов ОЗУ начали выпуск модулей со 128 Мб.BEDO burst EDO -

EDO с пакетной пересылкой данных Архитектура BEDO была разработанав компании VIA Technologies - известном производителе чипсетов для материнскихплат. В ней наряду с технологиями FPM и EDO используется пересылка данныхпакетами burst . Новизна такого метода в том, что при первом обращении данныеавтоматически считываются сразу же для нескольких последовательных слов ведьядро устроено так, что всегда считывается целая строка, то есть

все столбцыстановятся известны . При этом для пересылки burst-пакета задаются адрес строкии адрес только самого первого столбца , а внутренний счетчикавтоматически следит за тем, чтобы был передан весь пакет. Это исключает необходимостьпересылать адреса для последующих ячеек. Таким образом, благодаряburst-технологии увеличивается эффективность последовательного чтения большихмассивов данных. Новый способ пересылки сокращает время считывания каждогослова еще на такт, что позволяет

BEDO работать по схеме 5 1 1 1 всего 8тактов . Однако для этого необходима поддержка со стороны набора системнойлогики. В число таких наборов входят Intel 430 HX, VIA 580VP, 590VP.Максимальная паспортная рабочая частота BEDO - 66 МГц, хотя ИС хорошо функционируютна частоте вплоть до 83 МГц. BEDO еще не успела широко распространиться, какбыла вытеснена

SDRAM, разработанной приблизительно в то же время Intel.Завершая рассмотрение асинхронных типов ИС, отметим, что их быстродействиепринято характеризовать временем цикла обращения, то есть минимальным периодом,с которым можно выполнить циклическое обращение по произвольным адресам всепять операций . Именно это имеется в виду, когда говорят о 60-наносекундном модуле . При переходе к синхронной памяти использующейдля работы внешнюю тактовую частоту вместо продолжительности

цикла доступастали применять минимально допустимый период тактовой частоты. Так появились 10-нс модули памяти , 8-нс и даже 7-нс . Увы,за один такт добраться к произвольным данным не могут и они. Вспомогательные микросхемыдля СМПУ. Тактовый генераторДля получения стабильной определенной частоты на системнойплате могут находиться 1 или 2 кварцевых асоцилятора.

Повышать частоту тактовыхимпульсов можно лишь до определенного предела, фиксированного для каждой моделимикропроцессора. Для многих микропроцессоров существует и нижний уровеньограничения на тактовую частоту. Дело в том, что отдельные узлы микропроцессора могут бытьпостроены по принципу динамической памяти, и требовать постоянной регенерации.Выходной сигнал основного кварцевого генератора предварительно делится на 2 иобозначается как CLK2IN. Тактовый сигнал для шины

ISA обычно равен 8МГц. Он обычно обозначается как ATCLK или BBVSCLK. Припереключении кнопки Turbo тот или иной тактовый сигнал подключается ксоответствующему входу микропроцессора. Системная шина может тактироваться либосигналом CLK2IN, либо CLK2IN 2, либо ATCLK. Для каналов DMAна системной плате используется еще один сигнал SCLK зависящий от CLK2INи от ATCLK. Для часов реального времени на системной плате используетсяотдельный

кварц 32768 Кбит. КонтроллерпрерыванийВ первых IBM PC использовалась микросхема Intel 8259 I8259 имеющая 8 входов для сигналов прерываний. Контроллерпрограммируется на установление приоритетов прерываний, наивысшим приоритетомобладает линии IRQ0, наименьшим IRQ7. Значит в IBM PC ATколичество линий прерываний увеличено до 15 путем каскадного включения двухмикросхем I8259 при котором выход второго контроллера подключался квходу

IRQ2 первого. Таким образом, линии IRQ8-IRQ15 имеютприоритет ниже, чем IRQ1, но выше чем IRQ3. Контроллер прямогодоступа к памятиВ IBM PC XT для организации прямого доступа к памятииспользовалась одна 4 контактная микросхема I8237. Канал 0 которойпредназначен для регенерации динамической памяти. Каналы 2 и 3 предназначеныдля управления высокоскоростной передачей данных между дисководов системныхдисков

винчестеров и операционной памятью. Только канал 1 DMA былдоступен для дополнительного оборудования. IBM PC AT имеет уже 7 каналовпрямого доступа к памяти. В первых компьютерах это достигалось каскаднымвключением двух микросхем I8237. Так как прямой обмен данными междуоперационной памятью и периферийными устройствами имеет существенное

ограничение,в том числе и по скорости то PC AT задействован только канал 2 дляобмена с приводом гибкого диска. Для первых 4 каналов с 0 по 3 передача данныхосуществляется побайтно. Для каналов 5-7 16 разрядными словами. Другиевспомогательные микросхемыТаймеры, реализованные ранее на микросхеме I8254 ичасы реального времени MC146818A. В зависимости от типа процессора насистемной плате могут располагаться контроллеры шины и памяти, системный

ипериферийный контроллеры, кэш контроллер, а также буфера для данных и адресов. Набор микросхем илиchipsetСовременный PC уже не использует отдельные чипыконтроллеров 8259 и 8237. Их функции реализованы в СБИС системных ипериферийных контроллеров. На системных платах вместо большого количествамикросхем средней степени интеграции MSI заменено на несколько от 1 до 4СБИС VLSI . Такие

VLSI называют набором микросхем или chipset.Они занимают меньше места, потребляют меньший ток, имеют более высокуюнадежность. Например, набор Triton 8243 0FX фирмы Intel поддерживаетспециализацию локальной шины PCI, синхронную конвейерную и асинхроннуюкэш память, а также EDO и FPMDRAM. Он имеет также встроенныйконтроллер Enhanced IDE устройств. В большинство наборов разных фирм темили иным образом входит периферийный контроллер,

например микросхема 82С206или ей подобная, функционально содержащая 2 контроллера прерываний типа 8259, 2контроллера прямого доступа к памяти типа 8237, таймер типа 8254, часыреального времени и более 100 байт CMOS RAM для хранения системнойконфигурации. Системные локальныешиныПередачей информации по шине управляет одно из подключенныхк ней устройств или специально выделенный для этого узел называемый арбитромшины. Системная шина IBM PC и PC XT была предназначена дляодновременной передачи только 8 бит информации,

она имела 20 адресных линий адресное пространство 1Мбайт , для работы с внешними устройствами в этой шинеимелись 4 линии адресных прерываний и 4 линии запросов прямого доступа кпамяти. Для подключений плат расширения использовались 62 контактные разъемы.Системной шиной микропроцессор синхронизировался от одного тактового генераторас частотой 4,77МГц. Теоретическая скорость передачи могла достигать 4,5Мбайт всекунду.

Шина ISAШина ISA разрабатывалась для возможностеймикропроцессора Intel 286. Она имела 36 контактный разъем для платы расширения,16 линий данных и 24 адресных линии. Поэтому имелась возможность обращаться напрямую к 16 Мбайтам памяти. Линий аппаратных прерываний 15, каналов DMA 7.Она полностью включала в себя возможности 8 разрядной шины.

Системные платы сшиной ISA допускали возможность синхронизации работы самой шины имикропроцессора разными тактовыми частотами, что позволяло устройствам наплатах расширения работать медленнее, чем микропроцессор. Это стало актуальным,когда тактовая частота микропроцессора превысила 10-12 МГц. Шина стала работатьасинхронно с процессором на частоте 8 МГц. Теоретическая максимальная скоростьпередачи 16

Мбайт в секунду. Шина ESAЭта шина разрабатывалась для микропроцессора 386 и должнабыла обеспечить 32 разрядную передачу данных в том числе и в режиме прямогодоступа к памяти, наибольший возможный объем адресуемой памяти, улучшениесистемы прерываний и арбитраж прямого доступа к памяти, автоматическуюконфигурацию системы и плат расширения. В ESA разъем на системной платеможет вставляться кроме специальных ESA плат 8 либо 16 разрядные платырасширения. Это обеспечивается, что

ESA разъемы имеют 2 ряда контактов,один из которых верхний исполняет сигналы шины ISA, нижний ESA.Контакты в соединителях ESA расположены, так что рядом с каждымсигнальным находится контакт земля. Благодаря этому к минимальному сведенывероятности генерации помех и восприимчивость к помехам. Шина ESAпозволяет адресовать 4Гбайтное адресное пространство. Доступ, к которому можетиметь не только центральный процессор, но и платы управляющих устройств типаBus

master, т.е. устройства способные управлять передачей данных по шине, атакже устройства имеющие возможность организовать режим прямого доступа к памяти.Стандарт ESA поддерживает многопроцессорную архитектуру дляинтеллектуальных плат с собственными микропроцессорами. Поэтому данные,например, от контроллера жестких дисков, графических контроллеров, контроллеровсети могут обрабатываться независимо без загрузки главного процессора.

Теоретическая максимальная скорость передачи в пакетном режиме может достичь 33Мбайт в секунду, в стандартном не превосходит значения шины ESA. На ESAпредусматривается централизованный метод управления через системный арбитр.Таким образом, поддерживается использование ведущих устройств на шине. Однаковозможно также представление шины запрашивающим устройствам по циклическомупринципу. В ESA имеется 7 каналов прямого доступа к памяти.

Контроллерпрямого доступа к памяти имеет возможность поддерживать 8, 16 и 32 разрядныережимы передачи данных. В общем случае возможно выполнение 1 из 4 циклов обменамежду устройством прямого доступа к памяти и памятью системы. Это ISAсовместимые циклы, использующие для передачи данных 8 контактов шины, циклытипа A исполняемые за 6 тактов шины, циклы типа B исполняемые за 4 такта шины ициклы типа C исполняемые за 1 такт шины. Типы A,B и C поддерживаются 8, 16 и 32разрядными устройствами, причем

возможно автоматическое изменение ширины данныхпри передаче в несоответствующие размеры памяти. Приоритет прямого доступа кпамяти может быть либо переменным, либо фиксированным. Линии прерывания шины ISA,по которым запросы передаются в виде фронтов сигналов, сильно подверженыимпульсным помехам. Поэтому в системе ESA кроме таких, предусматриваетсятакже сигнал прерываний активный по уровню. Для компьютеров с шиной ESAпредусмотрена автоматически конфигурированная система, поэтому обычно с

платамирасширения изготовители поставляют специальные файлы конфигурации. Информация,из которых исполняется на этапе подготовки системы к работе. В архитектуре ESAпредусматривается выделение определенных групп адресов ввода вывода дляконкретных слотов шины, каждому разъему отводят 4 Кбайта адресного диапазона. Локальные шиныРазработчики компьютеров на микросхемах 386, 486 началииспользовать раздельные шины для

памяти и устройств ввода вывода, что позволилоработать с памятью с наивысшей для нее скоростью, тем не менее, при такомподходе вся система не обеспечивает достаточной производительности, т.к.устройства подключенные через разъемы расширения не могут достичь скоростиобмена сравнимой с частотой микропроцессора. В основном это касается работы сконтроллерами накопителей и аидеоодаптеров. Для решения данной проблемы сталииспользоваться локальные шины, связывающие процессор с контроллерами

периферии.В настоящее время используются локальные шины VLB и PCI, обе шиныпозволяют периферийным устройствам работать с тактовой частотой до 32 МГц. ШиныPCI относятся к классу пристроек т.к. между локальной шиной процессора исамой PCI находиться специальная микросхема согласующего моста.Спецификация шин PCI позволяет использовать ее вне зависимости от типапроцессора.

Специальный контроллер обеспечивает разделение управляющих сигналовлокальной шиной микропроцессора и PCI шиной и, кроме того, осуществляетарбитраж на PCI. К шине могут подключаться до 10 устройств. Поскольку каждая плата расширения PCI работает сразделителем между двумя периферийными устройствами, то общее число разъемовуменьшится. Шина работает на фиксированной частоте 33 МГц, предусматривает напряжениепитания для контроллеров 5

и 3,3 V. А также обеспечивает режим ихавтоконфигурации. PCI карты на напряжении 5V могут вставлятьсятолько в соответствующие слоты конструктивно отличающихся от слотов для карт снапряжением 3,3V. Имеются и универсальные PCI адаптеры,работающие в любом их слотов. Шина PCI может использовать 124 контактный 32 разрядная передача данных или 188 контактный разъем 64 разрядная передачаданных .

При этом теоретически возможная скорость обмена составляет 132 и 264Мбайта в секунду. На системной плате устанавливается не больше 3-4 разъемов PCI.На компьютерах I286вообще не устанавливались.Стандарт PCMCIAУстройства соответствующие первой версии данного стандартаразрабатывались в качестве альтернативы приводов гибких дисков в портативныхкомпьютерах. PCMCIA устройства используются как платы расширения

для модулей памятимодемов, SCSI адаптеров, сетевых карт, звуковых карт, винчестеров, флешпамяти. Разъем PCMCIA размещается в стандартном отсеке с форм фактором3,5 или 5,25 дюйма. Первая версия стандарта поддерживала все шины памяти,включая DRAM SRAM, PSRAM, ROM, PROM, UVEPROM, EEPROM, FLASH . Во второй версии спецификации стандарта появились поддержка устройств ввода вывода, дополнительный

сервис для модулей флешпамяти, поддержка модулей с двойным напряжением питания и XIP механизм. XIP механизм обеспечивает выполнение программнепосредственно в пространстве PCMCIA модуля памяти, экономя тем самымсистемную память компьютера. Вместе со второй версией ассоциация PCMCIAразработала новую спецификацию SSIS, которая устанавливает стандартныйнабор системных приводов для работы с

PCMCIA модулей. SSISвыполнена в виде BIOS, что позволяет сохранить независимость аппаратныхсредств, гарантируя при этом программную совместимость. Позднее был предложенболее высокий уровень программных операций в PCMCIA модулях CardServices. Новая версия спецификации позволяет называть PCMCIA модулипросто PC Cards. Стандарт PCMCIA для связи между PC Card исоответствующим устройством адаптера или портом компьютера определяет 68контактный механический

соединитель. 16 разрядов на нем выделены под данные, 26разрядов под адрес, что позволяет непосредственно адресовать 64 Мбайта памяти.Хотя некоторые выводные контакты предназначены для сигналов необходимых приработе с памятью, эти же контакты могут использоваться и для сигналоврассчитанных на работу с устройствами ввода вывода. Для этого необходимапереконфигурация выводов. На стороне модуля

PC Card расположен разъем розетка,ан стороне компьютера соединитель вилка, кроме того, стандарт определяет 3различных длины контактов соединителей вилки, т.к. подключение и отключение PCCard может происходить при работающем компьютере, то для этого надо, чтобына модуль сначала подалось напряжение питания, а уж затем напряжение сигнальныхлиний, соответствующие контакты которых выполнены более длинными. Вторая версия PCMCIA определяет только 3 типагабаритных размеров для

PC Card тип 1, тип 2 и тип 3. Два первых типаограничивают размеры PC Card до 54мм в ширину и 85,6мм в длину. PCMCIAмодули первого типа имеют толщину 3,3мм, второго типа 5мм в середине и 3,3мм покраям. PC Card третьего типа имеют толщину 10,5мм, для них необходимыслоты двойной высоты, толщина по краям 3,3мм. В таких модулях размещают 1,3дюймовые винчестеры. В добавление ко второй версии стандарта представляютувеличение длины 1 и 2 типа до 5,73 дюйма.

Эта конструкция используется для модулеймодемов, на которых устанавливается разъем RJ-11. Кроме габаритныхразмеров стандарт предписывает размещение переключателя защиты записивнутреннего источника тока, марки изготовителя, температурные режимы 0-55 0С МикропроцессорМикропроцессорINTEL 80286 предусматривает 24-разрядную адресацию, 16-разрядный интерфейспамяти, расширенный набор команд, функции

ПДП и прерываний, аппаратноеумножение и деление чисел с плавающей запятой, объединенное управление памятью,4-уровневую защиту памяти, виртуальное адресное пространство на 1 гигабайт 1073 741 824 байта для каждой задачи и два режима работы режим реальнойадресации, совместимый с микропроцессором 8086, и режим защищенной виртуальнойадресации.Режим реальной адресацииВ режиме реальной адресации физическая памятьмикропроцессора представляет собой непрерывный массив объемом до одногомегабайта.

Микропроцессор обращается к памяти, генерируя 20-разрядныефизические адреса.20-разрядный адрес сегмента памяти состоит из двух частей старшей 16-разрядной переменной части и младшей 4-разрядной части, котораявсегда равна нулю. таким образом, адреса сегментов всегда начинаются с числа,кратного 16.В режиме реальной адресации каждый сегмент памяти имеетразмер 64 Кбайта и может быть считан, записан или изменен. Если операнды данныхили команд попытаются выполнить циклический возврат к концу сегмента, можетпроизойти

прерывание или возникнуть исключительная ситуация например, еслимладший байт слова смещен на FFFF, а старший байт равен 0000. если в режимереальной адресации информация, содержащаяся в сегменте, не использует все 64Кбайт, неиспользуемое пространство может быть предоставлено другому сегменту вцелях экономии физической памяти.Режим защитыРежим защиты предусматривает расширенное адресноепространство физической и виртуальной памяти, механизмы защиты памяти, новыеоперации по поддержке операционных систем

и виртуальной памяти.Режим защиты обеспечивает виртуальное адресное пространствона 1 гигабайт для каждой задачи в физическом адресном пространстве на 16Мегабайт. виртуальное пространство может быть больше физического, т.к. любоеиспользование адреса, который не распределен в физической памяти, вызываетвозникновение исключительной ситуации, требующей перезапуска.Как и режим реальной адресации, режим защиты использует32-разрядные указатели, состоящие из 16-разрядного искателя и компонентовсмещения. искатель, однако, определяет индекс

в резидентной таблице памяти, ане старшие 16 разрядов адреса реальной памяти. 24-разрядный базовый адресжелаемого сегмента памяти получают из таблиц памяти. для получения физическогоадреса к базовому адресу сегмента добавляется 16-разрядное смещение.микропроцессор автоматически обращается к таблицам, когда в регистр сегментазагружается искатель. все команды, выполняющие загрузку регистра, обращаются ктаблицам памяти без дополнительной программной поддержки. таблицы памятисодержат 8-байтовые

значения, называемые описателями.Производительность системыМикропроцессор 80286 работает с частотой 6 Мгц, врезультате чего период синхроимпульсов составляет 167 Нс.Цикл шины требует 3 периода синхроимпульсов включая одинцикл ожидания таким образом достигается 500-наносекундный 16-разрядный циклработы микропроцессора. операции передачи данных по 8-разрядной шине на8-разрядные устройства занимают 6 периодов синхроимпульсов включая 4 циклаожидания , в результате чего достигается 1000-наносекундный

цикл работымикропроцессора. Операции передачи данных по 16-разрядной шине на 8-разрядныеустройства занимают 12 периодов синхроимпульсов включая 10 циклов ожиданияввода-вывода , в результате чего достигается 2000-наносекундный цикл работымикропроцессора.Системные прерыванияМикропроцессор немаскируемых прерываний НМП 80286 и двемикросхемы контроллера прерываний 8259A обеспечивают 16 уровней системныхпрерываний. ниже эти уровни приводятся в порядке уменьшения приоритета.

Замечание как все прерывания, так и любое из них вотдельности, могут маскироваться включая НМП микропроцессора . Уровень Функция Микропроцессор НМП Контроль ч тности или каналов ввода-вывода Контроллеры прерываний Уровень Функция 1 IRQ 0 IRQ 1 IRQ 2 Выход 0 таймера Клавиатура выходной буфер полн Прерывание от CTRL 2 2

IRQ 8 IRQ 9 IRQ 10 IRQ 11 IRQ 12 IRQ 13 IRQ 14 IRQ 15 Часы реального времени Переадресовка программы к INT OAM IRQ 2 Резерв Резерв Резерв Сопроцессор Контролер ж сткого диска Резерв 3 IRQ 3 IRQ 4 IRQ 5 IRQ 6 IRQ 7 Последовательный порт 2 Последовательный порт 1 Параллельный порт 2 Контроллер накопитель на

ГМД Параллельный порт 1 Сопроцессор.ОписаниеМатематический сопроцессор персонального компьютера IBM PCAT позволяет ему выполнять скоростные арифметические и логарифмическиеоперации, а также тригонометрические функции с высокой точностью.Сопроцессор работает параллельно с микропроцессором, этосокращает время вычислений, позволяя сопроцессору выполнять математическиеоперации, в то время как микропроцессор занимается выполнением других функций.Сопроцессор работает с семью типами числовых данных,которые делятся на следующие

три класса - двоичные целые числа 3 типа - десятичные целые числа 1 тип - действительные числа 3 типа .Условия программированияСопроцессор предлагает расширенный набор регистров, команди типов данных для микропроцессора.Сопроцессор имеет восемь 80-разрядных регистров, которыеэквивалентны емкости сорока 16-разрядных регистров в микропроцессоре. Врегистрах можно хранить во время вычислений временные и постоянные результаты,что сокращает расход памяти, повышает быстродействие, а также улучшаетвозможности доступа к шине.

Пространство регистров можно использовать как стекили как постоянный набор регистров. При использовании пространства в качествестека работа ведется только с двумя верхними стековыми элементами. В следующейтаблице показано представление больших и малых чисел в каждом типе данных.Условия аппаратного обеспеченияМатематический сопроцессор использует тот же генератор синхроимпульсов, что имикропроцессор. Он работает с частотой, равной одной трети частоты системныхсинхроимпульсов микропроцессора.

Сопроцессор подсоединен так, что онфункционирует как устройство ввода-вывода через порт ввода-вывода с адресами00F8, 00FA и 00FC. Микропроцессор посылает коды операций и операнды в эти портыввода-вывода, через них он также принимает и записывает в память результатывычислений. Сигнал занятости сопроцессора сообщает микропроцессору о том, чтоон исполняет операции. По команде WAIT микропроцессор ожидает, покасопроцессор закончит исполнение.

Сопроцессор выявляет шесть различных исключительныхситуаций, которые могут возникнуть во время исполнения команды. Если маскасоответствующего исключения в сопроцессоре не установлена, сопроцессорустанавливает сигнал ошибки, по которому генерируется прерывание 13, и сигнал BUSY фиксируется в установленном состоянии. Сигнал BUSY может быть очищенкомандой записи 8-разрядного ввода-вывода по адресу

F0, при условии что D0-D7равны нулю.Код самоконтроля при включении питания в системном ПЗУразрешает прерывание 13 и устанавливает вектор этого прерывания, указывающий нарабочую программу ПЗУ. Эта программа очищает защелку сигнала BUSY и передаетзатем управление по адресу, указанному вектором немаскированного прерывания.Это позволяет использовать код, записанный для любого персонального компьютераIBM, в IBM PC AT. Драйвер немаскируемых прерываний должен прочитать состояниесопроцессора, чтобы определить,

было ли НМП вызвано сопроцессором. Если нет, тоуправление передается исходному драйверу НМП.Сопроцессор предусматривает два режима работы, подобныедвум режимам микропроцессора. после сброса при включении питания или приоперации записи ввода - вывода в порт с адресом 00F1 сопроцессор находится врежиме реальной адресации. Этот режим совместим с сопроцессором 8087, которыйиспользуется с другими персональными компьютерами IBM. Сопроцессор может бытьпереведен в режим защиты с помощью команды

SETPM ESC. В режим реальной адресациион может возвратиться, если будет выполнена операция записи ввода-вывода в портс адресом 00F1, при условии что D0-D7 равны 0.Базовая система ввода-вывода BIOS Базовая система ввода-вывода BIOS находится в ПЗУ насистемной плате. Она обеспечивает управление уровнями для основных устройствввода-вывода в системе. На дополнительных адаптерах могут размещатьсядополнительные модули

ПЗУ, которые обеспечивают управление уровнями устройствана этом дополнительном адаптере. Рабочие программы BIOS позволяют программисту,работающему на языке ассемблера, выполнять операции ввода-вывода в блоковом диски или дискеты или в символьном формате без учета адреса и параметровустройства. BIOS предусматривает такие системные услуги, как определениевремени суток и размера памяти.Целью BIOS является обеспечение операционной связи ссистемой и освобождение программиста от заботы об

аппаратных характеристикахустройств. Интерфейс BIOS отделяет пользователя от аппаратуры, позволяядобавлять к системе новые устройства, сохраняя при этом связь с устройством науровне BIOS. В этом случае аппаратные изменения и расширения становятся прозрачными для пользователя.Использование BIOSДоступ к BIOS обеспечивается через программные прерываниямикросхемы 80286 в режиме реального времени. Каждая точка входа в BIOS доступначерез собственное прерывание. например, для определения

объема базового ОЗУ,доступного в системе, содержащей 80286, в режиме реального времени, прерываниеINT 12H вызывает рабочую программу BIOSа для определения размера памяти ивозвращает полученное значение системе.Передача параметровВсе параметры, передающиеся в рабочие программы BIOS иобратно, проходят через регистры микросхемы 80286. Вводная часть каждой функцииBIOS содержит регистры, используемые при вызове и возврате, например, дляопределения

размера памяти параметры не передаются. Размер памяти в килобайтахвозвращается в регистр AX. Если функция BIOS содержит в себе нескольковозможных операций, то регистр AH используется на входе, чтобы показатьжелаемую операцию, например, для установки времени суток требуется следующаяпрограмма MOV AH,1 установитьвремя сутокMOV CX,HIGH COUNT установитьтекущее времяMOVDX,LOW COUNTINT 1AH установитьвремя длячтения времени суток

MOV AH,0 считатьвремя сутокINT 1AH считатьтаймерПрограммы BIOS запоминают все регистры, кроме AX и флагов.Другие регистры изменяются по возврату только в том случае, если они возвращаютзначение вызывающей программе. Конкретное назначение регистра можно определитьпо вводной части каждой функции BIOS. Список использованной литературы1. Э. Ратч IBM

AT руководство для начинающих М Радио и связь 1993г.2. В. Э. Фигурнов IBM PC для пользователя изд.5. М Финансы и статистика 1995г.3. Большая часть информации взята из Internet, но по причине ограниченностидоступа мне некогда было переписывать адреса сайлов