Министерствообразования Российской Федерации
Марийскийгосударственный технический университет
Факультетинформатики и вычислительной техники
Кафедра ИВС
Разработкасхемы управления на дешифраторе
Пояснительнаязаписка
к курсовой работепо дисциплине
СхемотехникаЭВМ
КНФУХХХХХХ.001 ПЗ
Выполнил: студент группы ВМ-31 ЛеухинП.В.
Проверил: доцент кафедры ИВС СтарыгинС.В.
Йошкар-Ола,
2003
Аннотация
В данной курсовой работе отраженыосновные этапы разработки схемы управления на дешифраторе с заданным алгоритмомуправления. Также произведен выбор и обоснование элементной базы, приведены электрическиерасчеты, подтверждающие правильность разработанной схемы.
The summary
In the givencourse work the basic development cycles of the circuit of management ondecoder with the given algorithm of management are reflected. A choice and substantiation ofelement base also is made, the electrical accounts confirming correctness ofthe developed circuit are given.
Марийскийгосударственный технический университет
Факультетинформатики и вычислительной техники
Задание на курсовуюработу
Студенту группы ВМ-31 ЛеухинуП.В.
Тема работы: Разработкасхемы управления на дешифраторе
Сроки сдачи студентомзаконченной работы
Исходные данные к работе:Разрядность управляющего числа – 4. Алгоритм управления: по всем четным числам ≥8 запускается тактовый генератор с частотой Fтакт = 100 МГц .
Содержание
Введение
1 Разработка функциональной схемы
2 Разработка принципиальной схемы
3 Электрический расчет
Заключение
Библиографический список
/>Введение
Одной из составляющихчастей многих электронно-вычислительных систем является схема управления. Схемауправления крайне необходима в построении сложных схем. Она предназначена дляформирования последовательностей управляющих импульсов и должна обладатьвысокой надежностью и соответствовать заданному алгоритму управления, так какот корректности её работы во многом зависит функционирование всей системы вцелом. Управляющие импульсы могут использоваться, например, для синхронизациидвух и более устройств, для запуска и инициализации других схем, длятактирования регистров, счетчиков, запоминающих устройств. Очевидно, чтоневерно спроектированная схема управления приведет к неправильной работе данныхустройств.
В настоящее времясуществует множество средств реализации схем управления. В частности, в даннойработе приведена схема управления с применением дешифратора, которая позволяетформировать импульсную последовательность в зависимости от управляющего кода. Конечно,использование дешифратора в данной схеме можно было избежать, но с помощью негопри изменении алгоритма управления гораздо проще перестроить схему, чем приприменении вместо него, например, логических элементов.
1 Разработкафункциональной схемы
Исходя из задания, схемадолжна включать в себя блоки запоминания и дешифрования управляющего кода, блокобработки результата дешифрирования, тактовый генератор. Кроме этихсоставляющих схемы необходим также блок формирования сигнала готовности к приемунового управляющего кода.
Блок запоминаниянеобходим для хранения управляющего числа до прихода нового стартовогоимпульса. Кроме этого данный блок служит своеобразным синхронизатором – покаждому стартовому импульсу в него будет заноситься новое управляющее число,которое передается по 4-х разрядной шине данных. Блок запоминания реализован на4-х разрядном параллельном регистре.
Блок дешифрированияуправляющего кода является основным функциональным звеном схемы, позволяя распознатьуправляющий код. Этот блок реализован на дешифраторе 4х16, так как разрядностьуправляющего числа – 4. По инвертированному стартовому сигналу, поступающему навходы стробирования дешифратора, на всех его выходах формируется уровеньлогической единицы.
Блок обработкирезультатов дешифрования формирует сигнал управления в соответствии с заданнымалгоритмом. То есть по всем четным числам ≥ 8 посылается сигналразрешения запуска генератора с частотой Fтакт = 100 МГц. Блок обработкирезультата дешифрирования управляющего кода реализован на логическом элементеИ-НЕ.
Блок формирования сигналаготовности к приему нового управляющего кода содержит линию задержки иD-триггер. По стартовому сигналу, поступающему на вход R триггера (входустановки в 0), на выходе формируется сигнал низкого уровня – неготовность кприему нового управляющего числа. К информационному входу триггера приложенонапряжение высокого уровня, а на вход C поступает сигнал с блока обработкирезультатов дешифрования, по переднему фронту которого на выходе триггераформируется сигнал высокого уровня, что означает готовность к приему новогоуправляющего числа. Это происходит одновременно с запуском генератора. Еслиуправляющее число нечетное или
Следует также отметить,что стартовый импульс должен быть сигналом низкого уровня и должен поступатьтолько при сформированном сигнале готовности схемы к приему нового управляющегочисла. Необходимо обеспечить, чтобы длительность этого импульса составляла10-15 нс.
Для более детальногопредставления работы схемы приводятся временные диаграммы ее работы (рис. 1).
Так как согласноалгоритму управления тактовый генератор запускается по всем четным числам ≥8, то на его работу влияют только 0-й и 3-й разряды 4-х разрядного управляющегочисла. Потому что если 0-й разряд равен 1, то управляющее число нечетное, аесли 3-й разряд равен 0, то управляющее число
В схеме разрядыуправляющего числа соответствуют сигналам:
0-й разряд – Упр1,
1-й разряд – Упр2,
2-й разряд – Упр3,
3-й разряд – Упр4.
Таким образом, когдаУпр1=0 и Упр4=1 при любых сигналах Упр2 и Упр3 запускается генератор. Во всехостальных случаях запуска генератора не происходит.
Временные диаграммыпостроены для сигналов:
Start – стартовый сигнал;
Упр1 – 0-й разрядуправляющего числа;
Упр4 – 3-й разрядуправляющего числа;
C – сигнал с выхода блокаобработки результатов дешифрования;
Ген – сигнал с выходагенератора;
Готовн – сигналготовности к приему нового управляющего числа.
τ1 – задержкаформирования сигнала на выходе блока обработки результатов дешифрования (равнасуммарной задержке распространения сигнала в регистре, в дешифраторе и налогическом элементе И-НЕ).
τ2 – задержкаформирования сигнала готовности к приему нового управляющего числа,сформированная линией задержки (τ2 > τ1).
/>
Рис. 1. Временныедиаграммы работы схемы управления на дешифраторе
2 Разработкапринципиальной схемы
При разработкепринципиальной схемы было принято решение об использовании микросхем серииКР1533. Это маломощные быстродействующие цифровые интегральные микросхемы,построенные на основе ТТЛШ технологии. Допуск на напряжение питания для этойсерии составляет ± 10%. Микросхемы серии КР1533 имеют наибольший порогпереключения среди микросхем ТТЛ – 1,52 В и, как следствие, наибольшуюпомехоустойчивость. Входы микросхем этой серии можно подключать к источникупитания +5 В непосредственно. Использование микросхем одной серии решаетпроблему совместимости.
Блок запоминания состоитиз регистра хранения информации КР1533ТМ8, содержащего 4 синхронных D-триггера.Сброс триггеров происходит при подаче логического 0 на вход R, запись попереднему фронту тактового импульса на входе CLK. Информация на входах D1 – D4может меняться в любой момент, она важна лишь непосредственно перед изменениемсигнала на входе CLK с логического 0 на логическую 1.
Блок дешифрованияуправляющего кода реализован на микросхеме К1533ИД3. Это дешифратор, имеющий 4адресных входа 1, 2, 4, 8, два инверсных входа стробирования STR, объединенныхпо И, и 16 выходов 0 – 15. Если на обоих входах стробирования логический 0, тона том из выходов, номер которого соответствует десятичному эквивалентувходного кода (вход 1 – младший разряд, вход 8 – старший), будет логический 0,на остальных выходах – логическая 1. Если хотя бы на одном из входовстробирования логическая 1, то независимо от состояний входов на всех выходахмикросхемы формируется логическая 1.
Блок обработки результатадешифрования построен на микросхеме КР1533ЛА1, которая представляет собой двалогических элемента 4И–НЕ. В блоке используется только один из элементов,второй элемент используется в схеме сброса по питанию регистра.
Блокформирования сигнала готовности к приему нового управляющего кода реализован намикросхемах КР1533ТМ2 и КР1533ЛН1. Микросхема КР1533ЛН1 представляет собой 6логических элементов НЕ и служит для формирования задержки распространениястартового сигнала, поступающего на вход установки в 1 триггера КР1533ТМ2. Задержкакаждого элемента 12 нс, общая задержка линии задержки τ2 = 6*12 нс = 72нс. Задержка формирования сигнала на входе сброса генератора с моментапоступления стартового сигнала равна суммарной задержке распространения сигналана регистре ТМ8, дешифраторе ИД3 и логическом элементе ЛА1: τ1 = 17 + 33 +18 = 68 нс. Таким образом, выполняется неравенство τ2 > τ1,обеспечивающее правильное функционирование схемы.
Микросхема ТМ2 содержитдва D-триггера, в схеме же используется только один. При логической 1 на входеD по переднему фронту тактового импульса на входе CLK триггер устанавливается вединичное состояние. При сигнале низкого уровня на входе R триггерустанавливается в нулевое состояние, а при сигнале низкого уровня на входе S –в единичное.
В качестве тактовогогенератора использована микросхема КР1533АГ3 – сдвоенный ждущий мультивибратор.В схеме используется только один мультивибратор. Он имеет два входа для запускаD, объединенных по И, вход сброса R, выводы C и RC для подключениявремязадающих элементов, прямой и инверсный выходы. Логический 0 на входе R прекращаетгенерацию импульса и принудительно устанавливает выходы мультивибратора висходное состояние независимо от состояния других входов.
Для защиты схемы отвысокочастотных помех в цепях питания в схему вводят несколько конденсаторов,по числу корпусов микросхем, и один электролитический конденсатор для защиты отнизкочастотных помех.
3 Электрический расчет
Для определениямаксимальной потребляемой мощности необходимо суммировать мощности всехинтегральных микросхем. Потребляемую мощность для каждой микросхемы возьмем изсправочника:
КР1533ТМ8 – P1 = 70 мВт;
К1533ИД3 – P2 = 75 мВт;
КР1533ЛА1 – P3 = 4,75мВт;
КР1533ТМ2 – P4 = 20 мВт;
КР1533ЛН1 – P5 = 12 мВт;
КР1533АГ3 – P6 = 100 мВт.
Найдем общую потребляемуюмощность схемы:
P = 70 + 75 + 4,75 + 20 +12 + 100 = 281,75 (мВт).
Для расчета нагрузочнойспособности выделим наиболее нагруженный элемент схемы – им является микросхемаКР1533ЛА1, которая связана с тремя источниками – с одновибратором КР1533АГ3, стриггером КР1533ТМ2 и с регистром КР1533ТМ8. Выполним расчет для них.
Минимальный выходной токмикросхемы КР1533ЛА1 Iвых min = 30 мА;
максимальный входной ток одновибратораКР1533АГ3 Iвх max = 0,1 мА;
максимальный входной токтриггера КР1533ТМ2 Iвх max = 0,1 мА;
максимальный входной токрегистра КР1533ТМ8 Iвх max = 0,1 мА.
Тогда 30 мА > 0,1 мА +0,1 мА + 0,1 мА.
Исходя из неравенства,следует вывод, что выходной мощности достаточно для работоспособности схемы.Остальные микросхемы сопряжены с меньшим количеством источников.
Рассчитаем номиналывремязадающих элементов на одновибраторе КР1533АГ3. Номиналы связаны с периодомследования импульсов следующей формулой />. По условию задания тактоваячастота генератора должна быть
Fтакт = 100 МГц, тогда />.
Зададимся величинойсопротивления R = 5,6 кОм. Тогда емкость конденсатора рассчитаем по формуле:
/> (Ф).
Ближайший номиналконденсатора из ряда стандартных емкостей – 18 пФ.
Рассчитаемэлементы схемы сбросапо питанию регистра КР1533ТМ8. Согласно справочным данным микросхем серии 1533,для обеспечения надёжного сброса длительность импульса должна быть не менее 10нс.
Для реализации схемысброса была взята типовая схема. Рассчитать номиналы элементов можно, исходя изсоотношения: />.
Выберем сопротивлениерезистора R = 330 Ом. Тогда емкость конденсатора рассчитаем по формуле:
/> (Ф).
Ближайший номиналконденсатора из ряда стандартных емкостей – 10 пФ.
Рассчитаем емкостьфильтрующих конденсаторов. Емкость электролитического конденсатора находится поформуле:
/> ,
где /> – коэффициентпульсаций. />.
Тогда />(мкФ).
Выберем электролитическийконденсатор емкостью 1,5 мкФ.
По справочной литературевыберем емкости керамических конденсаторов 0,1 мкФ. Их количество определяетсяколичеством корпусов микросхем.
В качестве резистора дляформирования уровня логической единицы из напряжения питания возьмем резисторсопротивлением 1 кОм.
Выбранные дискретныеэлементы относятся к следующим типам:
– резисторы типа С2-23-0,125;
– конденсаторы: К10-23-М75-10пФ,К10-23-М75-18пФ, КМ5-Н90-0,1мкФ, К53-18-30В-1,5мкФ.
Заключение
дешифратор алгоритм элементный электрический
В ходе выполнения даннойкурсовой работы была разработана схема управления на дешифраторе, работающая позаданному алгоритму управления, и описано функционирование данной схемы. Такжебыли рассчитаны потребляемая мощность, нагрузочная способность и другиехарактеристики схемы, подтверждающие ее правильность.
Библиографическийсписок
1. Бирюков С.А. Применениецифровых микросхем серий ТТЛ и КМОП. – 2-е изд. – М.: ДМК, 2000.
2. Шило В.Л.Популярные цифровые микросхемы: Справочник.– М.: Радио и связь, 1987.
3. Справочник поэлектрическим конденсаторам / М.Н. Дьяконов, В.И. Карабанов, В.И. Присняков идр.; Под общ. ред. И.И. Четверткова и В.Ф. Смирнова. – М.: Радио и связь, 1983.
4. Гендин Г.С. Все орезисторах: Справочник – М.: Горячая линия — Телеком, 1999.
5. Классификация иобозначение электрорадиоэлементов в конструкторской документации: Справочноепособие для курсового и дипломного проектирования по специальностям 2303, 2205,2301, 2201. Часть 1/ Сост. Леухин В.Н. – Йошкар-Ола: МарПИ, 1994.