МИНИСТЕРСТВООБРАЗОВАНИЯ И НАУКИ УКРАИНЫ
НАЦИОНАЛЬНЫЙТЕХНИЧЕСКИЙ УНИВЕРСИТЕТ УКРАИНЫ
«КИЕВСКИЙПОЛИТЕХНИЧЕСКИЙ ИНСТИТУТ»
КАФЕДРА КЭВА
Курсоваяработа
по курсу: «Аналоговаяи цифровая электроника»
«Микропрограммныйавтомат на ПЗУ для кодирования манчестерского кода»
Выполнил:
студент группы ДК-71
Феськов Д.А.
Проверил:
ст. пр. Собченко В.В.
Киев – 2010
СОДЕРЖАНИЕ
Введение
1. Теоретические сведения
1.1 Триггеры и Регистры
1.2 Мультиплексоры
1.3 ПЗУ
1.4 Микропрограммный автомат на ПЗУ
1.5 Код Манчестер-II
1.6 Протокол передачи данных
2. Структурная схема устройства
3. Симуляция схемы в САПР Altera Quartus II
Выводы
Приложение
ВВЕДЕНИЕ
К настоящему временинаиболее совершенные принципы и средства взаимодействия человека с окружающиммиром (технологии взаимодействия) обеспечила цифровая техника. Ее наименееизбыточный алфавит – двухуровневые символы, которыми оказалось возможнымпредставлять (кодировать) любую информация – привел к создания чрезвычайноточных, надежных, малогабаритных и функционально-наращиваемых устройств.Использование в цифровой технике двухсимвольного алфавита привело к созданиюновых, исключительно эффективных методов передачи, хранения и преобразованиясигналов, к новым средствам обработки информации – информационным технологиям(под этим словосочетанием понимают технологию обработки информации сиспользованием современных средств цифровой техники и ее вершины –вычислительной техники). Так родились основанные на новых принципах современныеинформационные технологии: связи (цифровая связь и цифровое телевидение),обнаружения (цифровая радиолокация и цифровая навигация), вычислений иавтоматического управления (электронно-вычислительная техника), техникиизмерений и т.д.
Цифровая техника стоит натрех «китах». Первый «кит» — теорема о дискретизации. Вэтой теореме теоретически обоснована возможность получения цифровогоэквивалента (цифрового образа) аналогового сигнала, хранить предавать иобрабатывать который оказалось значительно проще и точнее, чем осуществлятьаналогичные действия над аналоговым сигналом. Второй «кит» — алгебралогики (булева алгебра). Алгебра логики позволила поставить анализ и синтезцифровых схем на прочных математический фундамент. Третий «кит» — импульсная техника, из которой цифровая техника заимствовала многие принципы,элементы и устройства.
Цифровые устройстваобладают рядом преимуществ перед аналоговыми: огромная степень интеграции,составляющая сотни миллионов транзисторов в одной микросхеме, чрезвычайнонизкая погрешность, малая зависимость от параметров окружающей среды.
Области применения цифровойтехники поистине безграничны. К сказанному ранее можно добавить, что внастоящее время до 90 % всех разрабатываемых устройств – цифровые.
В данной работепредлагается к рассмотрению способ передачи данных на большие расстояния
Код Манчестер-II широко используется при передачесигналов на большие расстояния, в частности, в локальных сетях.
1. ТЕОРЕТИЧЕСКИЕСВЕДЕНИЯ
1.1 Триггеры и регистры
Триггеры и регистрыявляются простейшими представителями цифровых микросхем, имеющих внутреннююпамять. Если выходные сигналы логических элементов и комбинационных микросхемоднозначно определяются их текущими входными сигналами, то выходные сигналымикросхем с внутренней памятью зависят также еще и от того, какие входныесигналы и в какой последовательности поступали на них в прошлом, то есть онипомнят предысторию поведения схемы. Именно поэтому их применение позволяетстроить гораздо более сложные и интеллектуальные цифровые устройства, чем вслучае простейших микросхем без памяти. Микросхемы с внутренней памятьюназываются еще последовательными или последовательностными, в отличие откомбинационных микросхем.
Триггеры и регистрысохраняют свою память только до тех пор, пока на них подается напряжениепитания. Иначе говоря, их память относится к типу оперативной (в отличие отпостоянной памяти и перепрограммируемой постоянной памяти, которым отключениепитания не мешает сохранять информацию). После выключения питания и егопоследующего включения триггеры и регистры переходят в случайное состояние, тоесть их выходные сигналы могут устанавливаться как в уровень логическойединицы, так и в уровень логического нуля. Это необходимо учитывать припроектировании схем.
Большим преимуществомтриггеров и регистров перед другими типами микросхем с памятью является ихмаксимально высокое быстродействие (то есть минимальные времена задержексрабатывания и максимально высокая допустимая рабочая частота). Именно поэтомутриггеры и регистры иногда называют также сверхоперативной памятью. Однаконедостаток триггеров и регистров в том, что объем их внутренней памяти оченьмал, они могут хранить только отдельные сигналы, биты (триггеры) или отдельныекоды, байты, слова (регистры).
Триггер можнорассматривать как одноразрядную, а регистр — как многоразрядную ячейку памяти,которая состоит из нескольких триггеров, соединенных параллельно (обычный,параллельный регистр) или последовательно (сдвиговый регистр или, что то жесамое, регистр сдвига).
В основе любого триггера(англ. — «тrigger» или «flip-flop») лежит схема из двухлогических элементов, которые охвачены положительными обратными связями (тоесть сигналы с выходов подаются на входы). В результате подобного включениясхема может находиться в одном из двух устойчивых состояний, причем находитьсясколь угодно долго, пока на нее подано напряжение питания.
Пример такой схемы (такназываемой триггерной ячейки) на двух двухвходовых элементах И-НЕ представленна рисунке 1.1.1. У схемы есть два инверсных входа: –R — сброс (от английскогоReset), и –S — установка (от английского Set), а также два выхода: прямой выходQ и инверсный выход –Q.
/>
Рисунок 1.1.1 – Схематриггерной ячейки
Для правильной работысхемы отрицательные импульсы должны поступать на ее входы не одновременно.Приход импульса на вход -R переводит выход -Q в состояние единицы, а так каксигнал -S при этом единичный, выход Q становится нулевым. Этот же сигнал Qпоступает по цепи обратной связи на вход нижнего элемента. Поэтому даже послеокончания импульса на входе -R состояние схемы не изменяется (на Q остаетсянуль, на -Q остается единица). Точно так же при приходе импульса на вход -Sвыход Q в единицу, а выход -Q — в нуль. Оба эти устойчивых состояния триггернойячейки могут сохраняться сколь угодно долго, пока не придет очередной входнойимпульс, — иными словами, схема обладает памятью.
Если оба входных импульсапридут строго одновременно, то в момент действия этих импульсов на обоихвыходах будут единичные сигналы, а после окончания входных импульсов выходыслучайным образом попадут в одно из двух устойчивых состояний. Точно так жеслучайным образом будет выбрано одно из двух устойчивых состояний триггернойячейки при включении питания. Временная диаграмма работы триггерной ячейкипоказана на рисунке 1.1.1.
В стандартные сериицифровых микросхем входит несколько типов микросхем триггеров, различающихсяметодами управления, а также входными и выходными сигналами. На схемах триггерыобозначаются буквой Т. В отечественных сериях микросхем триггеры в зависимостиот типа имеют наименование ТР (RS-триггер),ТВ (JK-триггер) и ТМ (D-триггер).
Самый распространенныйD-триггер занимает, можно сказать, промежуточное положение между RS-триггером иJK-триггером. Помимо общих для всех триггеров входов установки и сброса –S и–R, он имеет один информационный вход D (вход данных) и один тактовый вход C.Примером может служить показанная на рисунке 1.1.2 микросхема ТМ2, содержащая водном корпусе два D-триггера с прямыми и инверсными выходами. Таблицаистинности D-триггера ТМ2 приведена в таблице1.1.1.
/>
Рисунок 1.1.2 – УГО ивременные диаграммы D-триггера
Таблица 1.1.1 – Таблицаистинности D-триггера-S -R C D
/>
-/> 1 Ф Ф 1 1 Ф Ф 1 Ф Ф Ф Ф 1 1
/> 1 1 1 1
/> 1 1 1 Ф Q Q 1 1 1 Ф Q Q 1 1 1→0 Ф Q Q
Тактируется триггер (тоесть меняет свое состояние) по положительному фронту сигнала С (по его переходуиз нуля в единицу) в зависимости от состояния входа данных D.
Регистры (англ. register)представляют собой, по сути, несколько D-триггеров (обычно от 4 до 16),соединенных между собой тем или иным способом. Поэтому принципиальной разницымежду ними и отдельными D-триггерами не существует. Правда, триггеры, входящиев состав регистров, не имеют такого количества разнообразных управляющихвходов, как одиночные триггеры.
На схемах регистрыобозначаются буквами RG. В отечественных сериях микросхем регистрамсоответствуют буквы ИР. Все регистры делятся на две большие группы:параллельные регистры; регистры сдвига (или сдвиговые регистры).
Существуют регистры идругих типов, но они применяются гораздо реже, чем параллельные и сдвиговые,так как имеют узкоспециальное назначение.
В параллельных регистрахкаждый из триггеров имеет свой независимый информационный вход (D) и свойнезависимый информационный выход. Тактовые входы (С) всех триггеров соединенымежду собой. В результате параллельный регистр представляет собоймногоразрядный, многовходовый триггер.
В сдвиговых регистрах всетриггеры соединены в последовательную цепочку (выход каждого предыдущеготриггера соединен со входом D следующего триггера). Тактовые входы всехтриггеров (С) объединены между собой. В результате такой триггер можетрассматриваться как линия задержки, входной сигнал которой последовательноперезаписывается из триггера в триггер по фронту тактового сигнала С.Информационные входы и выходы триггеров могут быть выведены наружу, а могут ине выводиться — в зависимости от функции, выполняемой регистром.
Параллельные регистры, всвою очередь, делятся на две группы: регистры, срабатывающие по фронтууправляющего сигнала С (или тактируемые регистры); регистры, срабатывающие поуровню управляющего сигнала С (или стробируемые регистры).
Чаще всего в цифровыхсхемах используются регистры, управляемые фронтом (то есть тактируемые), однакои стробируемые регистры имеют свой круг задач, в которых их ничто не можетзаменить.
Принцип действиярегистров, срабатывающих по фронту тактового сигнала, ничем не отличается отпринципа действия D-триггера. По положительному фронту тактового сигнала Скаждый из выходов регистра устанавливается в тот уровень, который был в этотмомент на соответствующем данному выходу входе D, и сохраняется таковым доприхода следующего положительного фронта сигнала С. То есть если триггерзапоминает один сигнал (один двоичный разряд, один бит), то регистр запоминаетсразу несколько (4, 6, 8, 16) сигналов (несколько разрядов, битов).
В стандартные сериивходит несколько типов параллельных регистров, срабатывающих по фронту (Рисунок1.1.3). Различаются они количеством разрядов, наличием или отсутствиеминверсных выходов, наличием или отсутствием входа сброса (–R) или разрешениязаписи (–WE), а также типом выходных каскадов (2С или 3С) и, соответственно,наличием или отсутствием входа разрешения –EZ. Иногда на схемах тактовый вход Собозначается WR — сигнал записи в регистр.
/>
Рисунок 1.1.3 — Параллельныерегистры стандартных серий, срабатывающие по фронту
Большинство регистровимеют восемь разрядов, то есть запоминают один байт информации.
Таблицы истинностирегистров очень просты и не отличаются принципиально от таблицы истинностиD-триггеров. Отличие от триггеров появляется только в случае наличия у регистрадополнительных управляющих входов разрешения записи –WE и разрешения выхода–EZ. В качестве примера в таблице 1.1.3 приведена таблица истинности регистраИР27.
Таблица 1.1.2 – Таблицаистинности параллельного регистра ИР27-WE C D
/>
/>
/> 1 1 Ф Q 1 Ф Q
/> Ф Q
Одно из основныхприменений регистров состоит в хранении требуемого кода в течение нужноговремени. Если для работы остальной части схемы необходимо иметь входной код,который можно легко изменять, то для этого как раз подходит регистр.
На рис. 8.3 показанатипичная схема включения регистра для хранения кода и временная диаграмма егоработы.
/>
Рисунок 1.1.4 — Хранениекода в параллельном регистре
Код на входе регистраможет изменяться произвольным образом, но в тот момент, когда этот кодпринимает необходимое значение, на вход С триггера подается синхросигнал(строб), который записывает код в регистр. Этот код будет храниться в регистредо прихода следующего строба. Причем важно и то, что все разряды выходного кодарегистра будут переключаться одновременно даже в том случае, когда разрядывходного кода переключаются не одновременно. Главное, чтобы к приходуположительного фронта строба (сигнала С) все разряды входного кода принялинужное, устойчивое значение.
1.2 Мультиплексоры
Мультиплексоры(английское Multiplexer) предназначены для поочередной передачи на один выхододного из нескольких входных сигналов, то есть для их мультиплексирования.Количество мультиплексируемых входов называется количеством каналовмультиплексора, а количество выходов называется числом разрядов мультиплексора.Управление работой мультиплексора (выбор номера канала) осуществляется спомощью входного кода адреса.
Мультиплексоры бывают свыходом 2С и с выходом 3С. Выходы мультиплексоров бывают прямыми и инверсными.Выход 3С позволяет объединять выходы мультиплексоров с выходами других микросхем,а также получать двунаправленные и мультиплексированные линии. Некоторыемикросхемы мультиплексоров имеют вход разрешения/запрета С (другое обозначение— S), который при запрете устанавливает прямой выход в нулевой уровень.
На рисунке 1.2.1 показаныдля примера несколько микросхем мультиплексоров из состава стандартных серий. Вотечественных сериях мультиплексоры имеют код типа микросхемы КП. На схемахмикросхемы мультиплексоров обозначаются буквами MS.
/>
Рисунок 1.2.1 — Примерымикросхем мультиплексоров
В таблице 1.2.1 вкачестве примера приведена таблица истинности одноразрядного 8-канальногомультиплексора КП7.
Таблица 1.2.1 – Таблицаистинности 8-канального мультиплексора КП74 2 1 -S Q -Q Ф Ф Ф 1 D0 -D0 1 D1 -D1 1 D2 -D2 1 1 D3 -D3 1 D4 -D4 1 1 D5 -D5 1 1 D6 -D6 1 1 1 D7 -D7
Задержки выходногосигнала мультиплексора по входам управляющего (адресного) кода примерно в двараза превышают задержки логических элементов, а по информационным входам —примерно в полтора раза. Точные величины задержек надо смотреть в справочниках.
1.3 ПЗУ
Память — это всегда оченьсложная структура, включающая в себя множество элементов. Правда, внутренняяструктура памяти — регулярная, большинство элементов одинаковые, связи междуэлементами сравнительно простые, поэтому функции, выполняемые микросхемамипамяти, не слишком сложные.
Память предназначена длязапоминания, хранения каких-то массивов информации, проще говоря, наборов,таблиц, групп цифровых кодов. Каждый код хранится в отдельном элементе памяти,называемом ячейкой памяти. Основная функция любой памяти как раз и состоит ввыдаче этих кодов на выходы микросхемы по внешнему запросу. А основной параметрпамяти — это ее объем, то есть количество кодов, которые могут в ней храниться,и разрядность этих кодов.
Принцип организациипамяти записывается следующим образом: сначала пишется количество ячеек, азатем через знак умножения (косой крест) — разрядность кода, хранящегося водной ячейке. Например, организация памяти 64Кх8 означает, что память имеет 64К(то есть 65536) ячеек и каждая ячейка — восьмиразрядная.
В зависимости от способазанесения (записи) информации и от способа ее хранения, микросхемы памятиразделяются на следующие основные типы:
- Постоянная память(ПЗУ — постоянное запоминающее устройство, ROM — Read Only Memory — памятьтолько для чтения), в которую информация заносится один раз на этапеизготовления микросхемы. Такая память называется еще масочным ПЗУ. Информация впамяти не пропадает при выключении ее питания, поэтому ее еще называютэнергонезависимой памятью.
- Программируемаяпостоянная память (ППЗУ — программируемое ПЗУ, PROM — Programmable ROM), вкоторую информация может заноситься пользователем с помощью специальных методов(ограниченное число раз). Информация в ППЗУ тоже не пропадает при выключении еепитания, то есть она также энергонезависимая.
- Оперативнаяпамять (ОЗУ — оперативное запоминающее устройство, RAM — Random Access Memory —память с произвольным доступом), запись информации в которую наиболее проста иможет производиться пользователем сколько угодно раз на протяжении всего срокаслужбы микросхемы. Информация в памяти пропадает при выключении ее питания.
Существует множествопромежуточных типов памяти, а также множество подтипов, но указанные — самыеглавные, принципиально отличающиеся друг от друга. Хотя, разница между ПЗУ иППЗУ с точки зрения разработчика цифровых устройств, как правило, не так ужвелика. Только в отдельных случаях, например, при использовании так называемойфлэш-памяти (flash-memory), представляющей собой ППЗУ с многократнымэлектрическим стиранием и перезаписью информации, эта разница действительночрезвычайно важна. Можно считать, что флэш-память занимает промежуточноеположение между ОЗУ и ПЗУ.
В общем случае любаямикросхема памяти имеет следующие информационные выводы:
- Адресные выводы(входные), образующие шину адреса памяти. Код на адресных линиях представляетсобой двоичный номер ячейки памяти, к которой происходит обращение в данныймомент. Количество адресных разрядов определяет количество ячеек памяти: приколичестве адресных разрядов n количество ячеек памяти равно 2n.
- Выводы данных(выходные), образующие шину данных памяти. Код на линиях данных представляетсобой содержимое той ячейки памяти, к которой производится обращение в данныймомент. Количество разрядов данных определяет количество разрядов всех ячеекпамяти (обычно оно бывает равным 1, 4, 8, 16). Как правило, выходы данных имеюттип выходного каскада ОК или 3С.
- В случаеоперативной памяти, помимо выходной шины данных, может быть еще и отдельнаявходная шина данных, на которую подается код, записываемый в выбранную ячейкупамяти. Другой возможный вариант — совмещение входной и выходной шин данных, тоесть двунаправленная шина, направление передачи информации по которойопределяется управляющими сигналами. Двунаправленная шина применяется обычнопри количестве разрядов шины данных 4 или более.
- Управляющиевыводы (входные), которые определяют режим работы микросхемы. В большинствеслучаев у памяти имеется вход выбора микросхемы CS (их может быть несколько,объединенных по функции И). У оперативной памяти также обязательно есть входзаписи WR, активный уровень сигнала на котором переводит микросхему в режимзаписи.
ППЗУ делятся нарепрограммируемые или перепрограммируемые ПЗУ (РПЗУ, EPROM — ErasableProgrammable ROM), то есть допускающие стирание и перезапись информации, иоднократно программируемые ПЗУ. В свою очередь, РПЗУ делятся на ПЗУ, информацияв которых стирается электрическими сигналами (EEPROM — Electrically ErasableProgrammable ROM), и на ПЗУ, информация в которых стирается ультрафиолетовымизлучением через специальное прозрачное окошко в корпусе микросхемы (собственноEPROM — Erasable Programmable ROM). Запись информации в любые ППЗУ производитсяс помощью подачи определенных последовательностей электрических сигналов (какправило, повышенного напряжения) на выводы микросхемы.
Различаются микросхемыпостоянной памяти своим объемом (от 32 байт до 8 Мбайт и более), организацией(обычно количество разрядов данных бывает 4, 8 или 16), способами управления(назначением управляющих сигналов), типами выходных каскадов (обычно ОК или3С), быстродействием (обычно задержка составляет от единиц до сотеннаносекунд). Но суть всех микросхем ПЗУ остается одной и той же: имеется шинаадреса, на которую надо подавать код адреса нужной ячейки памяти, имеется шинаданных, на которую выдается код, записанный в адресуемой ячейке, и имеютсявходы управления, которые разрешают или запрещают выдачу информации изадресуемой ячейки на шину данных.
На рис. 1.3.1представлены для примера несколько простейших и типичных микросхем постояннойпамяти.
/>
Рисунок 1.3.1 — Примерымикросхем ППЗУ отечественного производства
Микросхема К155РЕ3(аналог — N8223N) представляет собой однократно программируемое ППЗУ сорганизацией />. Исходное состояние (допрограммирования) — все биты всех ячеек нулевые. Для программирования (записиинформации) используется специальный программатор, подающий на разряды данныхимпульсы высокого напряжения. Тип выходных каскадов — открытый коллектор, тоесть обязательно надо включать на выходах резисторы, подсоединенные к шинепитания. Имеется один управляющий вход –CS, при положительном уровне сигнала накотором на всех выходах устанавливаются единицы.
Основные временныехарактеристики микросхем ПЗУ — это две величины задержки. Задержка выборки адресапамяти — время от установки входного кода адреса до установки выходного кодаданных. Задержка выборки микросхемы — время от установки активного разрешающегоуправляющего сигнала CS до установки выходного кода данных памяти. Задержкавыборки микросхемы обычно в несколько раз меньше задержки выборки адреса.
Содержимое ПЗУ обычноизображается в виде специальной таблицы, называемой картой прошивки памяти. Втаблице показывается содержимое всех ячеек памяти, причем в каждой строкезаписывается содержимое 16 (или 32) последовательно идущих (при нарастании кодаадреса) ячеек. При этом, как правило, используется 16-ричное кодирование.
1.4 Микропрограммныйавтомат на ПЗУ
На основемикропрограммных автоматов можно строить устройства, которые работают подовольно сложным алгоритмам, выполняют различные функции, определяемые входнымисигналами, выдают сложные последовательности выходных сигналов. При этомалгоритм работы микропрограммного автомата может быть легко изменен заменойпрошивки ПЗУ.
В отличие от устройств на«жесткой» логике, принцип работы которых однозначно определяетсяиспользуемыми элементами и способом их соединения, микропрограммные автоматы спомощью одной и той же схемы могут выполнять самые разные функции. То есть онигораздо более гибкие, чем схемы на «жесткой» логике. К тому жепроектировать микропрограммные автоматы с точки зрения схемотехники довольнопросто. Недостатком любого микропрограммного автомата по сравнению со схемамина «жесткой» логике является меньшее предельное быстродействие и необходимостьсоставления карты прошивки ПЗУ с микропрограммами, часто довольно сложными.
Наиболее распространеннаяструктура микропрограммного автомата (Рисунок 1.4.1) включает в себя всего лишьтри элемента: ПЗУ, регистр, срабатывающий по фронту, и тактовый генератор.
/>
Рисунок 1.4.1 — Структурамикропрограммного автомата
ПЗУ имеет (/>) адресных разрядов и N разрядовданных. Регистр применяется с количеством разрядов (/>). Разряды данных ПЗУ записываются врегистр по положительному фронту тактового сигнала с генератора. Часть этихразрядов (М) используется для образования адреса ПЗУ, другая часть (/>) служит для формирования выходныхсигналов. Входные сигналы (L) поступают на входы регистра и используютсясовместно с частью выходных разрядов ПЗУ для получения адреса ПЗУ.
Схема работает следующимобразом. В каждом такте ПЗУ выдает код данных, тем самым определяя не толькосостояние выходных сигналов схемы, но и адрес ПЗУ, который установится вследующем такте (после следующего положительного фронта тактового сигнала). Наэтот следующий адрес влияют также и входные сигналы. То есть в отличие отформирователя последовательности сигналов, рассмотренного в предыдущем разделе,в данном случае адреса могут перебираться не только последовательно (с помощьюсчетчика), но и в произвольном порядке, который определяется прошивкой ПЗУ,называемой микропрограммой.
Для обеспеченияправильной работы необходимо обеспечить, чтобы за один период тактового сигналадолжны успеть сработать регистр и ПЗУ. Иначе говоря, сумма задержки регистра изадержки выборки адреса ПЗУ не должна превышать периода тактового сигнала.
1.5 Код Манчестер-II
Код Манчестер-II широко используется при передачесигналов на большие расстояния, в частности, в локальных сетях.
Суть манчестерскогокодирования иллюстрируется рисунком 1.5.1. Входной сигнал представляет собойпоследовательность бит равной длительности. В каждом такте передается один битинформации. Манчестерский код заменяет единичный информационный бит наотрицательный переход в центре битового интервала, а нулевой информационный бит— на положительный переход в центре битового интервала. Таким образом, в центрекаждого битового интервала сигнала в манчестерском коде обязательно имеется фронт(положительный или отрицательный), который может быть использован приемникомэтого сигнала для синхронизации приема каждого информационного бита. Поэтомуманчестерский код называется самосинхронизирующимся кодом.
/>
Рисунок 1.5.1 — Манчестерскоекодирование
1.6 Протокол передачиданных
Набор правил, по которомувыполняется передача информации между двумя устройствами, называется протоколомпередачи данных. Грамотно разработанный протокол передачи данных можетсущественно упростить устройство. Для правильного декодирования манчестерскогокода протокол должен содержать следующую информацию о передаваемых данных:частота (или период) манчестерского кода; количество передаваемых данных(битов) за один цикл передачи; направление передачи данных (от младших разрядоввходного параллельного кода к старшим или наоборот); бит синхронизации (необходимдля активации работы декодера, поскольку последний находится в состоянииожидания к моменту получения байта информации).
Разработанный протоколпередачи данных представлен в таблице 1.6.1.
Таблица 1.6.1 – Протоколпередачи данных Параметр Значение Частота манчестерского кода 1 Гц Размер передаваемого пакета данных 8 Бит Направление передачи данных От младших разрядов к старшим Бит синхронизации «0», младший разряд передаваемого кода
2 СТРУКТУРНАЯ СХЕМАУСТРОЙСТВА
Структурная схема разрабатываемогоустройства представлена на рисунке 2.1.
/>
Рисунок 2.1 – Структуракодировщика манчестерского кода
Генератор тактовогосигнала представляет собой устройство, генерирующее управляющий сигнал (CLK), который определяет момент выполненияэлементом или узлом его функции. Пример реализации тактового генератора сиспользованием двух инверторов (в нестандартном включении) представлен нарисунке 2.2.
/>
Рисунок 2.2 – Примерреализации тактового генератора на инверторах
Период тактового сигналана выходе генератора определяется постоянной времени RC-цепочки, равнойпроизведению сопротивления одного из резисторов (/>) на емкость конденсатора />. Так как необходимо, чтобыустройство работало на частоте 1 Гц, то емкость конденсатора />, например, может быть равна 2мФ, а значениясопротивлений резисторов R1 и R2 по 500 Ом. В данном устройстве тактовыйгенератор в основном используется для синхронизации работы микропрограммногоавтомата, который собственно и выполняет кодирование входного кода.
Устройства вводапредставляют собой набор DIP-переключателейВДМ1-8, при помощи которых формируется передающийся восьмиразрядный код итактильную кнопку ТС-0403, которая запускает цикл передачи устройством одногобайта информации. После завершения передачи данных устройство переходит всостояние ожидания инициализации следующего цикла передачи данных (следующегонажатия тактильной кнопки).
Блок стробированияпередающегося кода представляет собой параллельный регистр К555ИР27,срабатывающий по фронту. По нажатию тактильной кнопки код с DIP-переключателей защелкивается врегистр. Таким образом, есть возможность формировать следующий байт информациина входе устройства, еще до завершения передачи текущего байта информации.
Манчестерское кодирование(Подраздел 1.5) подразумевает представление входного (передающегося) кода впоследовательном виде. Для выполнения этой функции предназначен блокпреобразования параллельного кода в последовательный, который реализован в видевосьмиканального мультиплексора К155КП7. Управление работой мультиплексора(выбор номера канала) осуществляется с помощью входного кода адреса. Входнойкод адреса формирует микропрограммный автомат (последний выполняет переборадресов мультиплексора от 0 до 7).
Микропрограммный автомат(вместе с мультиплексором, которым он управляет) представлен на рисунке 2.3. Основнойзадачей микропрограммного автомата является кодирование входногопоследовательного кода в манчестерский.
/>
Рисунок 2.3 –Микропрограммный автомат для кодирования Манчестер-II
Как видно из рисунка 2.3регистр, входящий в состав микропрограммного автомата стробирует данные поположительному фронту сигнала CLK. Такимобразом, сигнал CLK управляетработой микропрограммного автомата (если CLK не изменяется во времени, то автомат находится вждущем состоянии). Когда цикл передачи данных завершен, автомат взводит флаг STOP (активный уровень «0»).
Для управления работойавтомата (Рисунок 2.3) разработан блок управления микропрограммным автоматом(Рисунок 2.4), который управляет прохождением сигнала CLK с его входа на выход (при подаче на вход сигнала START сигнал CLK проходит на выход; при подаче STOP – на выходе «0»).
/>
Рисунок 2.4 – Блокуправления микропрограммным автоматом
Микропрограмма,выполняющая кодирование входного сигнала в манчестерский код и управлениемультиплексором представлена в таблице 2.2. Микропрограмма, представленная втаблице 2.2 достаточно проста, потому подробно рассматриваться не будет.
Таблица 2.2 –Микропрограмма кодировщика манчестерского кодаАдрес ПЗУ Данные ПЗУ Комментарий 4 3 2 1 7 6 5 4 3 2 1 Вх. Адрес MS Вых. Сл. адрес 1 Кодирование SYNC бита 1 1 1 1 1 1 1 1 Кодирование 1-ого («0») разряда входного кода 1 1 1 1 1 1 1 1 1 Кодирование 2-ого («0») разряда входного кода 1 1 1 1 1 1 1 1 1 1 1 1 1 1 Кодирование 3-его («0») разряда входного кода 1 1 1 1 1 1 1 1 1 1 Кодирование 4-ого («0») разряда входного кода 1 1 1 1 1 1 1 1 1 1 1 1 1 1 Кодирование 5-ого («0») разряда входного кода 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 Кодирование 6-ого («0») разряда входного кода 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 Кодирование 7-ого («0») разряда входного кода 1 1 1 1 1 1 1 1 Кодирование SYNC бита (исключено протоколом) 1 1 1 1 1 1 1 1 1 1 Кодирование 1-ого («1») разряда входного кода 1 1 1 1 1 1 1 1 1 1 1 Кодирование 2-ого («1») разряда входного кода 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 Кодирование 3-его («1») разряда входного кода 1 1 1 1 1 1 1 1 1 1 1 1 Кодирование 4-ого («1») разряда входного кода 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 Кодирование 5-ого («1») разряда входного кода 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 Кодирование 6-ого («1») разряда входного кода 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 Кодирование 7-ого («1») разряда входного кода 1 1 1 1 1
Необходимо толькоотметить, что поскольку входной бит кодируется фронтом выходного сигнала, тодля формирования последнего необходимо два такта работы микропрограммногоавтомата. Поэтому инкрементация адреса мультиплексора происходит каждый второйтакт микропрограммного автомата. Когда младшие 4 разряда данных ПЗУ равны нулюфлаг STOP взводится и работа автоматапрекращается (блок управления микропрограммного автомата не пропускает тактовыйсигнал). Поскольку один из восьми битов пакета передаваемых данных используетсядля синхронизации, то
В качестве устройствавывода используется светоизлучающий диод АЛ307Г-М.
Таким образом, выше былипрокомментированы все основные узлы (по отдельности) спроектированногокодировщика манчестерского кода. Полная принципиальная схема кодировщика представленав приложении.
3 СИМУЛЯЦИЯ СХЕМЫ В САПР ALTERA QUARTUS II
Схема />, реализующая микропрограммныйавтомат на ПЗУ для кодирования манчестерского кода представлена на рисунке 3.1.Карта прошивки ПЗУ представлена на рисунке 3.2.
/>
Рисунок 4.1 – Кодировщикманчестерского кода
/>
Рисунок 3.2 – Карта прошивкиПЗУ микропрограммного автомата
При помощи средствсимуляции и временного анализа САПР Altera Quartus II получена временнаядиаграмма (Рисунок 3.3) для схемы кодировщика манчестерского кода,изображенного на рисунке 3.1. Временная диаграмма на рисунке 3.3 подтверждаетправильность работы полученной схемы.
/>
Рисунок 3.3 – Временнаядиаграмма кодировщика манчестерского кода
Пронумерованные маски навременной диаграмме синтезированного кодировщика (Рисунок 3.3) имеют следующиепояснения:
1. Запусккодировщика по переднему фронту сигнала START.
2. Кодирование DATA[0], т.е. «0».
3. Кодирование DATA[1], т.е. «1».
4. Кодирование DATA[2], т.е. «0».
5. Кодирование DATA[3], т.е. «1».
6. Кодирование DATA[4], т.е. «1».
7. Кодирование DATA[5], т.е. «0».
8. Кодирование DATA[6], т.е. «0».
9. Кодирование DATA[7], т.е. «0». Остановкакодировщика (переход кодировщика в состояние ожидания следующего сигнала START).
ВЫВОДЫ
Код Манчестер-II является биполярнымдвухуровневым самосинхронизирующимся кодом. Логическому нулю соответствуетположительный фронт, а логической единицы отрицательный фронт закодированногосигнала. Бит обозначен переходом в центре тактового интервала, по которому ивыделяется синхросигнал. Несомненное достоинство кода – отсутствие постояннойсоставляющей при передачах длинных последовательностей нулей или единиц.
Для чего во внешнихзапоминающих устройствах используется код Манчестер II? До недавнего временибыл самым распространенным в локальных сетях (диаграмма г). Применяется втехнологиях Ethernet и Token Ring. Для кодирования единиц и нулей используетсяперепад потенциала, то есть фронт импульса. При манчестерском кодированиикаждый такт делится на две части. Информация кодируется перепадами потенциала,происходящими в середине каждого такта. Единица кодируется перепадом отвысокого уровня сигнала к низкому, а ноль — обратным перепадом. Переходыпроизводятся в середине временного интервала, отведенного каждому двоичномубиту. Код Манчестер II легко получается из кода без возвращения к нулю, еслипоследний подать на один вход схемы логической равнозначности, на второй входкоторой подан синхросигнал в виде меандра с периодом, равным периоду кода БВН,и синфазный с ним. [+] обладает хорошими самосинхронизирующими свойствами.[+]Полоса пропускания манчестерского кода уже, чем у биполярного импульсного.[+]нет постоянной составляющей (половину времени сигнал положительный, половину– отрицательный). [+] требуется дополнительного источника питания для линиисвязи [+] в среднем ширина полосы манчестерского кода в полтора раза уже, чем убиполярного импульсного кода Код Манчестер-II, или манчестерский код, получилнаибольшее распространение в локальных сетях. Он также относится ксамосинхронизирующимся кодам, но в отличие от кода RZ имеет не три, а всеготолько два уровня, что способствует его лучшей помехозащищенности. Логическомунулю соответствует положительный переход в центре бита (то есть первая половинабитового интервала — низкий уровень, вторая половина — высокий), а логическойединице соответствует отрицательный переход в центре бита (или наоборот).Обязательное наличие перехода в центре бита позволяет приемнику кодаМанчестер-П легко выделить из пришедшего сигнала синхросигнал, что даетвозможность передавать информацию сколь угодно большими пакетами без потерьиз-за рассинхронизации. Допустимое расхождение часов приемника и передатчикаможет достигать величины 25%.
ПРИЛОЖЕНИЕ
Таблица – ManchCoder FirmwareROM ADDRESS ADDR BIN DATA BIN ROM DATA 4 3 2 1 7 6 5 4 3 2 1 HEX In Cell MS Out Next Cell HEX 00 1 01 01 1 1 1 1 32 02 1 1 1 1 23 03 1 1 1 1 1 54 04 1 1 1 1 45 05 1 1 1 1 1 1 1 76 06 1 1 1 1 1 1 1 67 07 1 1 1 1 1 1 98 08 1 1 1 1 89 09 1 1 1 1 1 1 1 BA 0A 1 1 1 1 1 1 1 AB 0B 1 1 1 1 1 1 1 1 DC 0C 1 1 1 1 1 1 1 CD 0D 1 1 1 1 1 1 1 1 1 1 FE 0E 1 1 1 1 1 1 1 1 1 1 EF 0F 1 1 1 1 1 10 10 1 1 1 11 11 1 1 1 1 22 12 1 1 1 1 1 1 33 13 1 1 1 1 1 44 14 1 1 1 1 1 1 55 15 1 1 1 1 1 1 1 66 16 1 1 1 1 1 1 1 1 1 77 17 1 1 1 1 1 1 88 18 1 1 1 1 1 1 99 19 1 1 1 1 1 1 1 AA 1A 1 1 1 1 1 1 1 1 1 BB 1B 1 1 1 1 1 1 1 1 CC 1C 1 1 1 1 1 1 1 1 1 DD 1D 1 1 1 1 1 1 1 1 1 1 EE 1E 1 1 1 1 1 1 1 1 1 1 1 1 FF 1F 1 1 1 1 1 00