Цифрові ЭОМ (укр)

оЭОМ з слдуючими характеристиками серя мкросхем 1804 довжина ячейки памяти й разрядность МП - 64 бт мнсть ОП 256 Кбайт число зовншнх пристров 63 мкросхеми ОЗП 541РУ2 мкросхеми ППЗП 556РТ6 реалзаця машинних команд SE, HER. 3. Cтруктурна схема мкро-ЕОМ Структурна схема приведена на рисунку в додатку 1. МкроЕОМ складаться з слдуючих елементв операцйоний пристрй

ОП блок микропрограмного управлння БМУ блок приоритетв переривань БПП блок синхронзац БС схема обмну нформац СО оперативний запамятовуючий пристрй ОЗП зовншн пристро Структурна схема мкро-ЕОМ представля загальний принцип роботи вс мкро-ЕОМ. ОП виповню обробку данних, поступаючих до нього, забезпечу збергання та видачу признакв результатв, отриманих в ОП, формування слова стану. БМУ забеспечу прийняття виконувано команди з

ОЗП, преобразування кода команди для подальшого обчислювання, виробка адреси мкрокоманди для памят мкропрограм, формування необхдного формату мкрокоманди для керування БСами ЕОМ, а також забеспечу перехд на мкропрограму-вдробник вектору переривання, адреса якого надходить з блоку БПП. БПП забеспечу прийняття запросв вд зовншнх пристров, керування приоритетами лнй переривань, формування вектора переривання та по цьому вектору формування адреси вдробнику переривання для

БМУ. В ОЗП збергаються команди, як необхдно виконувати на данй мкро-ЕОМ, причому записан у систем ЕС ЕОМ, систему команд яко емулю розроблена мкро-ЕОМ. БС забеспечу ус схеми ЕОМ стабльними тактовими послдовностями, формру машинн цикли для БС. В загальному вид мкро ЕОМ функцону слдуючим образом Виконувана команда зчитуться з ОЗП та попада на БМУ.

БМУ преобразу код команди та почина виконання мкропрограми обробки подано мкрокоманди. Пд час виконування мвкрокоманд БМУ програму мкропроцесорний комплект на виконання конкретних операцй згдно алгоритму. Якщо у час виконання програми надходить переривання вд зовншнього пристрою, БПП форму запит на переривання та адресу обробника переривання, та БМУ почина обробку переривання. 4. Функцональна схема микро-

ЕОМ 4.1 Арифметико логчний пристрй Арифметико-логчний пристрй АЛП призначено для виконання арифметичних логчних операцй, операнди для яких або безпосередньо надходять з шини даних ШД, або читаються з внутршнього рестрового запамятовуючого пристрою РЗП АЛП, адреса для який надходить з ШД. АЛП мстить шстнадцять центральних процесорних елемента ЦПЕ К1804ВР2 контролер станв К1804ВР2 схема прискореного переносу

К1804ВР1 БС К1804ВР2 явля собою 4-розрядну нарощувану мкропроцесорну секцю МПС з пдвищеними алгоритмчними можливостями й орнтована на обробку складних арифметичних алгоритмв. Володючи секционированной структурою, даний ЦПЕ дозволя за рахунок обднання деклькох БС будувати процесори чи АЛП довльно розрядност, кратно 4. Дана МПС керуться кодом мкрокоманди, поданим на входи

I0-I8, у залежност вд значення якого БС вибира джерела операндв, виконувану над ними операцю приймач результату ц операц. БС К1804ВР2 призначена для замикання даних навколо МПС К1804ВР2 при побудов АЛП мкро-ЕОМ, забезпечуючи також функц регстра стану формрователя сигналу переносу. Пд впливом зовншнх сигналв управлння дана БС форму сигнали для органзац зрушень переносв в АЛП, а також, обробляючи ознаки стану, що надходять з

АЛП блоку обробки даних перенос C нульовий результат Z знак результату N переповнення OVR, форму сигнал умови для органзац розгалужень як у програмах, так в мкропрограмах. Для порвняння двох чисел необхдно подать ц числа на АЛП, органзувати хн вирахування, а на шину управлння БС К1804ВР2 подать команду порвняння по необхднй умов.

Псля чого КС за значенням C, Z, N, OVR сформу на виход CT сигнал низького рвня, якщо задана умова виконуться, чи сигнал високого рвня, якщо воно не виконуться. 4.2 Блок мкропрограмного управлння Блок мкропрограмного управлння використовуться для управлння послдовнстю мкрокоманд та мстить в соб регстр команд РгК на К1804ИР2 дешифратор начально адреси мкропрограми на баз двох БС ПЗУ К556РТ6 формувач адреси мкропрограми

К1804ВУ4 память мкропрограм ПМП на баз семи БС К556РТ6 регстр мкрокоманд РгМК на баз 7 БС К1804ИР2 мультиплексор для вибору сточнику переривання. БС К1804ВУ4 представля з себе 12-розрядну схему Керування адресом мкрокоманди та призначена для формуванняадреси ПЗП мкрокоманд мнстю до 4Кслв в состав пристров мкропрограмного управлння. Крм того, подана БС забеспечу отримування наступно адреси шляхом нарощування лчильника адресв на 1

многократний пвтор одного й того ж адреса умовний чи безумовний перехд до адреси, поданому чи з внутршнх сточникв, чи з вхдно шини БС. Умовний чи безумовний перехд до подпрограми Органзаця циклв. Пд впливом зовншнх сигналв керування БС форму послдовнсть адресв, як поступають на память микропрограм. Послдовност адресв кожного разу будуть отвчати послдовност мкрокоманд, вбранй з памят мкропрограм.

БС К1804ВУ4 керуться кодом мкрокоманди, що податься на входи 0-3, а також сигналами на входах СС дозвл переходу та ССЕ дозвл аналзу сигналу на СС. Крм адреси на вихднй шин, БС формру три керуючих сигнали VE, PE, PE, за допомогою яких здйснються пдключення до вхдно шини БС одного з трьох зовншнх сточникв адреси чи регистру мкрокоманд

РгМК РЕ, либо дешифратору начальних адресв МЕ, чи з блоку обробки переривань VE. Для кожно мкрокоманди виробляться тльки один сигнал дозвлу зовншнього сточнику. 3.Блок обробки запитв переривань Блок обробки запитв переривань БОЗП призначений для фксування запитв на переривання, формування адреси початку мкропрограми обслуговування запиту на переривання, що ма найвищий проритет серед усх що прийшли, а також для вироблення сигналу

запиту на обслуговування переривання, що разом з адресою надходить на БМУ. БОЗП мстить у соб БС узгодження БС К1804ВН1 з К1804ВР3 всм БС проритетного переривання К1804ВН1 БС К1804ВН1 явля собою 8-розрядну мкропрограмувальну схему проритетного векторного переривання призначена для обробки запитв на переривання, що надходять по 8 вхдних шинах вд рзних пристров, вдповдно до хнього

рвня проритету. БС може реструвати як рвневих, так мпульсн запити, що надходять на входи INR7-INR0. Якщо на керуючий вхд СОМО поданий низький рвень, то БС рестру мпульсн запити. Проритет отриманого запиту порвнються з тим, що мститься у внутршньому регстр стану, якщо вн не нижче останнього, то БС фксу його виставля його номер на вихдну шину V3-V0. БС К1804ВР3 явля собою керований проритетний шифратор 8х3 призначена для спльно роботи з

БС К1804ВН1 у склад БОЗП з клькстю рвнв проритетв, великим 7. Один такий шифратор обслугову до 8 БС К1804ВН1 БОЗП на 31 рвня проритетв. 4.4. БЛОК ВНУТРШНЬО СИНХРОНЗАЦ Блок внутршньо синхронзац БВС явля собою системний тактовий генератор призначений для синхронзац внутршнх блокв процесора. Вн збраний на динй БС К1804ГГ1, що ма стаблзований за допомогою зовншнього кварцевого резонатора генератор

опорно частоти вд 1 до 30 МГц, мкропрограмувальну тривалсть циклу тактових мпульсв вд 3 до 10 перодв опорно частоти стану робота, останов, чекання, кроковий режим. 4.5 Блок основно памят Згдно завданню ОП составля 256 Кбайт памят ОЗП. Одне слово займа 64 бт. В кожний момент часу може бути звертання тльки до одн ячейки памяти. У схем використовуються статичн ОЗП К541РУ2.

Використан в робот мкросхеми ОЗП мають мнсть 4 Кбт з органзацю 14Кбт, тому наш модуль ОЗП буде органзований у 32 банки по 16 мкросхеми в одному. Один банк ма мнсть 41664Кбт8Кбайт з розряднстю слова 64 бт. Для адресац банкв розроблена схема дешифрац старших розрядв адреси. Цей дешифратор побудований на пяти дешифраторах типу 3 в 8, включених у каскадному включенн.

Це дозволя адресувати 32 банки, використовуючи старш 5 адресн розряди А10-А14. З виходв дешифраторв сигнали виборки поступають на входи CS мкросхем ОЗП. Память ма двунаправлену шину даних, тому для правильного керування буферними регистрами розроблена схема на елементах АБО та Н, яка керу входами дозвлу роботи регистрв. Регистр читання вдкриваться тльки коли активн сигнали

CS та RD, регистр запису коли активн CS та WR. 5. Розробка мкропрограми Пд створенням мкропрограми маться в виду запис прошивки ПЗП мкропрограм, тобто запрограмувати значення усх бтв при виконанн кожно команди. Розряди мкрокоманди керують работой усх узлв мкропроцесорного приладу керування блоком обробки даних, блоком виконання команд, приладом приоритетного переривання, трактом даних та усма остальними приладами.

Мкропрограми розрзняються по длин в залежност вд типу команди для команд типу регистр-регистр достатньо чотирьох тактв, але для команд типу регистр-память необхдно вже не менше семи мкрокоманд, тому що треба додатково обчислювати адреси операнду та загрузка його з памят. При виконуванн команд загальними у всх мкрокоманди, як реалзують слдуюч функц формування адреси команди, вибрка команди, декодування команди. Подальш шаги мкропрограм залежать вд конкретно команди.

5.1 Команда HER Ця команда викону арфметичний здвиг влво з нормалзацй. Вона ма формат регистр-память та зписуться так HER b1, r2, d1 де r2 - адреса ОЗП, де збергаться здвигаме число й куди буде записан результат операц b1 - адреса ЗП, в якому збергаться базове значення клькост здвигамих розрядв d1 - кльксть розрядв, на яку буде здвигатись число r1. Сумарна кльксть здвигв визначаться пдсумовуванням змсту

ОЗП b1 значення d1. Алгоритм виконування команди представлений на рисунку 5.2 Команда SE Команда SE - вднмання з нормалзацй. Формат команди SE r1, s2 Алгортм виконування по команд SE другий операнд, який знаходится у памят за адресою s2 адреса повинна знаходитисьна границ слова, вднматься з першого операнду, й нормалзована разность розмщаться на мест першого операнду в регистр r1. Блок-схема виконання команди

ПОЧАТОК Формування адреси команди Вибрка команди Декодування Вибрка змщення Формування адреси операнду Выбрка операнду Виконання команди КНЕЦЬ 6. РОЗРАХУНКОВА ЧАСТИНА Для спроектовано мкро-ЕОМ необхдно провести деяк оцнн розрахунки технчних характеристик. Потрбно визначити споживану потужнсть ус мкро-ЕОМ, перод проходження тактових мпульсв час виконання

команд описаних ранше. Розрахумо приблизну споживану потужнсть мкро-ЕОМ. Для цього просумумо потужност всх пристров, що входять до складу дано мкро-ЕОМ, що у свою чергу одержумо пдсумовуванням потужностей мкросхем, що входять до складу цих пристров. ПриладМСпотужнсть, ВтКол-во, шт.Сум. потужнсть для приладв,ВтСум. потужнсть для ЕОМ, ВтБОДК1804ВС2 К1804ВР1 К1804ВР21,75 0,57 1,616 5 132,45319,07БОПК1804ВН1

К1804ВРЗ К1533ИД7 К556РТ61,525 0,12 0,005 0,958 1 1 213,325ОЗПК541РУ2 К1804ИР2 К555ИД70,5 0,19 0,005512 18 5259,445БСК1804ГГ10,4810,48БМУК1804ВУ4 К1804ИР2 К556РТ6 К555КП6 К555ЛП61,72 0,19 0,95 0,005 0,0051 11 9 1 112,37 Виберемо тактову частоту. Максимальн значення часу затримки поширення сигналв будуть для модуля БОД и ОЗП. Тзд.р.Бод Тзд.р.вс2 2 Тзд.р. bp1 Тзд.р. вр2 120 2 15 60 10-9 210 нс.

Тзд.р. озу2Тзд.р. ид7 Тзд.р. ир2 Тзд.р. РУ2 20 45 140 10-9 205 нс. Тзд.р. max mахТзд.р. озу, Тзд.р. Бод 210 нс. Максимальна тактова частота з урахуванням додаткових затримок F 1 Тзд.р. mах 1 210 10-9 4 МГц. Тод перод проходження тактових мпульсв складе Т1F14 106 250 нс. Знайдемо время виконання команд. Тому що команда SE виконуться 161 циклв, то час ее виконання складе tDD

Т 16 4 мкс. Команда HER виконуться за 1116119циклв. Таким чином, час виконання команди HER склада ТhERТ 19 4,75 мкс 7. ВИСНОВОК У ход виконання курсово роботи була спроектована ЕОМ, що по свох параметрах абсурдною з технчно точки зору. Причиною цього не коректно поставлен технчн вимоги

Завищена розряднсть пристрою64-х розрядна шина даних, це занадто багато 4-х розрядних секцйних БС. Великий обсяг основно памят, при малй розрядност складових елементв, що привело до необхдност використання деклькох сотен мкросхем. Висока споживана потужнсть близько 60 А, при напруз питання 5 В виходить 350 Вт Не узгодження параметрв за коефцнтом розгалуження до одного виходу навантажуться пд несколько сотень входв. У такий спосб такая

ЕОМ фзично не може функцонувати Додаток 2 Мкропрограма для команди HER K1804BC2K1804BУ4K1804BP2K1804 BH1RAMMI8 5 MI4 1MI0EAOEYIENOEBMI3 0RLDI12 6MI 3 0EICSWR RDx101x1101x01x101x1101x1x101x1101x01010 00011010001110100x1101x1x111101000x1101x 0110000100xx0001000100100001101x1x101x11 01x1x101x1101x1x00101x1101x1x Мкропрограма для команди SE K1804BC2 K1804BУ4K1804BP2K1804BH1RAMIEN16-1MI8 5MI4 1MI0EAOEYIENOEBMI3 0RLDI12 0MI 3 0EICSWR R x x1011100x001010110101x x001010110101x x001011110101x10x001000101x110101x

Скорочення позначення. ОЗП оперативний запамятовуючий пристрй ЕОМ електронна обчислювальна машина ПЗП постйний запамятовуючий пристрй П процесор МС мкросхема ЗП зовншнй пристрй МП мкропрограма МПУ мкропрограмний пристрй управлння БПП блок переривань xx - р xx- розрядний ПУ пристрй управлння БОД блок обробки даних СЗВО - схема збереження видач ознак

ОП - операцйний пристрй ППА - перетворювач початково адреси ПА перетворювач адреси СУАМ - схема управлння адр. мкрокоманд ПЗП МК - ПЗП мкрокоманд СУА ОЗП - схема управлння адресою ОЗП Лтература 1. Балашов Е. П Пузанков Д. В. Микропроцессоры и микропроцессорные системы Учеб. пособие для вузов 2. Комплект БИС К1804 в процессорах и контроллерах

В. М. Мещеряков, И. Е. Лобов, С. С. Глебов и др. Под ред. В. Б. Смолова М. Радио и связь, 1990. 3. Хвощ С. Т. И др. Микропроцессоры и микро-ЭВМ в системах автоматического управления Справочник 4. Применение интегральных микросхем памяти Справочник А. А. Дерюгин, В. В. Цыркин, В. Е. Красовский и др.

5. О.Н. Лебедев Микросхемы памяти и их применение. Радио и связь, МРБ, выпуск 1152.