Счетчиккоманд. Регистр DPTR. Память. Порты
Счетчик команд (PC) предназначен для формирования текущего16-разрядного адреса программной памяти и 8/16-разрядного адреса внешней памятиданных.
В состав счетчика команд входят 16-разрядные буфер PC, регистр указателяданных DPTR, регистр PC, схема инкремента, регистр адреса памяти.
Буфер PC осуществляет связь между 16-разрядной шиной PC к восьмиразрядноймагистралью данных, обеспечивая запись, хранение и коммутацию информации.
Регистр указателя данных (DPTR) предназначен для хранения16-разрядногс адреса внешней памяти данных. Состоит из двух восьмиразрядныхрегистров DPH и DPL, входящих в блок регистров специальных функций. Они программнодоступны и могут использоваться в качестве двух независимых РОН, если нетнеобходимости в хранении 16-разрядного адреса внешней памяти данных. В регистреPC хранится текущий16-разрядный адрес памяти программ. Схема инкремента увеличивает текущеезначение 16-разрядного адреса памяти программ на единицу.
Регистр адреса памяти предназначен для записи и храненияисполнительного 16-разрядного адреса памяти программ или 8/16-разрядного адресавнешней памяти данных, а также для передачи данных на порт Р0 при выполнениикоманд MOVX @Ri,А и MOVX @DPTR, А, обеспечивающих запись данных через порт Р0 во внешниеустройства через порты Р0, Р1, Р2, РЗ.
Порты Р0, Р1, Р2, РЗ являются двунаправленными портамиввода-вывода и предназначены для обеспечения обмена информацией ОМЭВМ свнешними устройствами, образуя 32 линии ввода-вывода. Каждый из портов содержитфиксатор-защелку, который представляет собой восьмиразрядный регистр, имеющийбайтовую и битовую адресацию для установки (сброса) разрядов с помощьюпрограммного обеспечения.
Физические адреса фиксаторов Р0, Р1, Р2, РЗ составляют для:
Р0 — 80Н, при битовой адресации 80Н—87Н;
Р1 — 90Н, при битовой адресации 90Н—97Н;
Р2 — А0Н, при битовой адресации А0Н—А7Н;
РЗ — В0Н, при битовой адресации В0Н—В7Н.
Помимо работы в качестве обычных портов ввода/вывода линии портовР0—РЗ могут выполнять ряд дополнительных функций, описанных ниже.
Через порт Р0:
—выводится младший байт адреса А0—А 7 при работе с внешней памятью программ ивнешней памятью данных;
—выдается из ОМЭВМ и принимается в ОМЭВМ байт данных при работе с внешнейпамятью (при этом обмен байтом данных и вывод младшего байта адреса внешнейпамяти мультиплексированы во времени);
—задаются данные при программировании внутреннего ППЗУ и читается содержимоевнутренней памяти программ.
Через порт Р1:
—задается младший байт адреса при программировании внутреннего ППЗУ и при чтениивнутренней памяти программ.
Через порт Р2:
—выводится старший байт адреса А 8—А15 при работе с внешней памятью программ ивнешней памятью данных (для внешней памяти данных — только при использованиикоманд MOVX A,@DPTR и MOVX @DPTR,A,которые вырабатывают 16-разрядный адрес);
—задается старший байт (разряды А8—А14) адреса при программировании внутреннегоППЗУ и при чтении внутренней памяти программ.
Каждая линия порта РЗ имеет индивидуальную альтернативную функцию:
РЗ. 0 — RxD, вход последовательного порта, предназначен для вводапоследовательных данных в приемник последовательного порта;
РЗ. 1 — TxD, выход последовательного порта, предназначен длявывода последовательных данных из передатчика последовательного порта;
РЗ. 2 — INT0, используется как вход 0 внешнего запросапрерывания;
РЗ. 3 — INT1, используется как вход 1 внешнего запросапрерывания;
РЗ. 4 — Т0, используется как вход счетчика внешних событий Т/С 0;
РЗ. 5 — Т 1, используется как вход счетчика внешних событий Т/С 1;
РЗ. 6— WR, строб записи во внешнюю память данных, выходной сигнал,сопровождающий вывод данных через. порт Р0 при использовании команд MOVX @Ri,A и MOVX @DPTR, А.
РЗ. 7 — RD, строб чтения из внешней памяти данных, выходнойсигнал, сопровождающий ввод данных через порт Р0 при использовании команд MOVX A,@Ri и MOVX A,@DPTR.
Альтернативная функция любой из линий порта РЗ реализуется тольков том случае, если в соответствующем этой линии разряде фиксатора-защелкисодержится «1». В противном случае на линии порта РЗ будетприсутствовать «0».
Электрические параметры портов Р0—РЗ приведены в табл 1. Выходтриггера Qможет быть подключен на внутреннюю шину ОМЭВМ через буфер В1 сигналом«Чтение защелки», что обеспечивая возможность программного чтениясодержимого фиксатора. Значение сигнала непосредственно на выводе порта можетбыть программно считано па внутреннюю шину ОМЭВМ через буфер В2, управляемый внутреннимсигналом «Чтение выводов». Часть команд ОМЭВМ при чтении портаактивизируют сигнал «Чтение защелки», другая часть команд — сигнал«Чтение выводов».
Выходные каскады порта Р0 (образованы транзисторами Nl, N) и порта Р2 (образованытранзисторами Nl, N2, N) через мультиплексоры MX могут подключаться либо к выходу защелок, либо квнутренним шинам «Адрес/данные» и «Адрес». Последнееиспользуется при обращении к внешней памяти. Во время обращения к внешнейпамяти содержимое защелок порта Р2 не изменяется. В аналогичной ситуации взащелки порта Р0 всегда автоматически записываются «1» во всеразряды.
Если защелка вывода порта РЗ содержит «1», то выходнымкаскадом управляет внутренний сигнал обеспечивающий выполнение соответствующейальтернативной функции. Если альтернативная функция предполагает, что данныйвывод порта РЗ является входом, то значение уровня сигнала на нем поступает навнутреннюю линию «Альтернативная функция входа».
Все выводы портов Р1, Р2 и РЗ имеют внутренние подключенные кпитанию подтягивающие резисторы. Каждый вывод указанных портов может независимоот других использоваться как вход или как выход. Для использования вывода вкачестве входа необходимо, чтобы его защелка содержала «1», котораяпри этом запирает выходной транзистор N. Из-за наличия внутреннего подтягивающегорезистора выводы портов Р1, Р2, РЗ в режиме «оборванный вход» имеютуровень «1». Благодаря этой особенности порты Р1, Р2, РЗ иногданазывают «квазидвунаправленными».
Порт Р0 не имеет внутренних подтягивающих резисторов. Транзистор N1 в выходном каскадевыводов порта Р0 открыт только когда через эти выводы выдается «1»при обращениях к внешней памяти. Во всех других режимах работы транзистор NIзаперт. Таким образом, в случае использования порта Р0 в качестве выходногопорта общего назначения, необходимо устанавливать на его выводах внешниеподтягивающие резисторы для задания уровня «1». Запись «1»в защелку вывода порта Р0 закрывает транзистор N и при отсутствии внешнегоподтягивающего резистора переводит вывод в высокоимпедансное состояние. Приэтом данный вывод может использоваться в качестве входа. Если порт Р0 используетсяв качестве порта ввода/вывода общего назначения, каждый из его выводов можетнезависимо от других работать как вход или как выход. Порт Р0 является в чистомвиде двунаправленным портом.
Все разряды фиксаторов-защелок портов Р0—РЗ по сбросуустанавливаются в" 1". Если защелка вывода порта содержит«0», то для настройки данного вывода на ввод необходимо записать взащелку «1».
При выполнении команды записи в порт новое значение записывается взащелку в фазе S6P2последнего машинного цикла команды. Однако, новое содержимое защелки выводитсянепосредственно на выходной контакт порта только в фазе S1P1 следующего машинногоцикла.
При переходе выводов портов Р1, Р2 и РЗ из состояния «0»в состояние «1» для уменьшения времени переключения используетсядополнительный транзистор N1, который включается на время, равное двум периодамtbq тактовой частоты ОМЭВМ fBQ (транзистор N1 открыт втечение фаз S1P1 и S1P2машинного цикла, в котором происходит смена состояния вывода порта). В открытомсостоянии транзистор N1 обеспечивает ток приблизительно в 100 раз больший, чемпостоянно открытый транзистор N2.
Рассматриваемый выходной каскад содержит три р-канальных МОП транзистора(Р1, Р2, РЗ), подключенных к источнику питания, и один п-МОП транзистор,подключенный к общей шине. Можно отметить, что п-МОП транзисторы, используемыев выходных каскадах ОМЭВМ серий 1816 и 1830 открыты, когда на их затворахлогическая «1» и закрыты, когда на их затворах логический«0». р-МОП транзисторы, наоборот, открыты, когда на их затворах«0» и закрыты, когда на затворах «1».
Транзистор Р1 на рис. 2 включается на два периода TBQ для уменьшения временипереключения при переходе вывода порта из состояния «0» в состояние «1».Как только открывается транзистор Р1, сигнал с выхода порта через инверторпоступает на затвор транзистора РЗ и также открывает его. Этот инвертор итранзистор РЗ образуют триггер, который удерживает состояние логической«1» на выходе порта после того, как транзистор Р1 закрывается.
Для предотвращения подобной ситуации служит транзистор Р2,работающий в противофазе с транзистором N. После исчезновенияпомехи транзистор Р2 через инвертор вновь откроет транзистор РЗ. Мощностьтранзистора Р2 приблизительно в 10 раз меньше мощности транзистора РЗ.
Команды чтения портов ОМЭВМ делятся на две категории: команды,считывающие информацию с выходов защелок, и команды, считывающие информациюнепосредственно с внешних контактов выводов порта. Команды, считывающиеинформацию с выходов защелок, реализуют так называемый режим «Чтение—Модификация—Запись», заключающийся в том, что команда считывает состояниезащелки, при необходимости модифицирует полученное значение и записываетрезультат обратно в защелку.
Ниже приводятся команды, работающие в режиме «Чтение—Модификация-Запись».Во всех случаях, когда операндом и регистром назначения результата являетсяпорт или бит порта, команды считывают информацию с выходов защелок, а не свнешних контактов выводов порта. ANL (логическое И, например, ANL Р1, А) ORL (логическое ИЛИ,например, ORL Р2, А) XRL (логическое ИСКЛЮЧАЮЩЕЕ ИЛИ, например, XRL РЗ, А) JBC (переход, если бит = 1 иочистка бита, например, JBC Р1. I,LABEL) CPL (инверсия бита, например, CPL РЗ. 0) INC (инкремент, например, INC Р2) DEC (декремент, например, DEC Р2)
DJNZ декремент и переход, если не ноль, например, DJNZ РЗ,LABEL) MOV РХ. Y, С (пересылка битапереноса в бит Y порта X) CLR РХ. Y (очистка бита Y порта X) SETB РХ. Y (установка бита Yпорта X)
Не очевидно, что последние три команды в приведенном спискеработают в режиме «Чтение—Модификация—запись», однако, это так.Указанные команды] считывают с порта весь байт целиком, модифицируют адресуемыйбит, после чеу записывают полученный новый байт обратно в фиксатор-защелкупорта.
Чтение информации с выходов защелок, а не с внешних контактоввыводов порта позволяет исключить возможную в ряде случаев неправильнуюинтерпретацию уровня напряжения на выводе порта. К примеру, вывод порта можетиспользоваться для управления базой п-р-п транзистора. В этом случае, когда взащелку вывода порта записывается «1», транзистор открывается. Еслипосле этого ОМЭВМ прочитает состояние внешнего контакта рассматриваемого выводапорта, то получит значение логического «0», т. к. на контакте в этовремя присутствует напряжение базы открытого транзистора. Чтение же выходазащелки покажет истинное значение сигнала на выводе порта, т. е.«1»из памяти данных.
Память данных предназначена для приема, хранения и выдачиинформации, используемой в процессе выполнения программы. Память данных,расположенная на кристалле ОМЭВМ, состоит из регистра адреса ОЗУ, дешифратора,ОЗУ и указателя стека.
Регистр адреса ОЗУ предназначен для приема и хранения адресавыбираемой с помощью дешифратора ячейки памяти, которая может содержать какбит, так и байт информации.
ОЗУ представляет собой 128 восьмиразрядных регистров,предназначенных для приема, хранения и выдачи различной информации.
Указатель стека представляет собой восьмиразрядный регистр,предназначенный для приема и хранения адреса ячейки стека, к которой былопоследнее обращение. При выполнении команд LCALL, ACALL содержимое указателястека увеличивается на 2. При выполнении команд RET, RETI содержимое указателястека уменьшается на 2. При выполнении команды PUSH direct содержимое указателястека увеличивается на 1. При выполнении команды POP direct содержимое указателястека уменьшается на 1. После сброса в указателе стека устанавливается адрес07Н, что соответствует началу стека с адресом 08Н.
В ОМЭВМ предусмотрена возможность расширения памяти данных путемподключения внешних устройств емкостью до 64 Кбайт. При этом обращение квнешней памяти данных возможно только с помощью команд MOVX.
Команды MOVX @Ri,A и MOVX A,@Ri формируют восьмиразрядный адрес, выдаваемыйчерез порт Р0. Команды MOVX ©DPTR.A и MOVX ©A.DPTR формируют 16-разрядный адрес, младший байт которого выдаетсячерез порт Р0, а старший — через порт Р2.
Байт адреса, выдаваемый через порт Р0, должен быть зафиксирован вовнешнем регистре по спаду сигнала ALE, т. к. в дальнейшем линии порта Р0 использутсякак шина данных, через которую байт данных принимается из памяти при чтении иливыдается в память данных при записи. При этом чтение пробируется сигналом ОМЭВМRD, а запись — сигналомОМЭВМ WR. При работе с внутренней памятью данных сигналы RD и WR не формируются, аявляется основой памяти программ.
Память программ предназначена для хранения программ и имеетотдельное от памяти данных адресное пространство объемом до 64 Кбайт, причем,для микросхем КР1816ВЕ51, КМ1816ВЕ751 и для КР183ОВЕ51 часть памяти программ садресами 0000Н—0FFFH расположена на кристалле ОМЭВМ. Память программ,расположенная на кристалле, состоит из 12-разрядного дешифратора и ПЗУ емкостью4К*8 бит для микросхем КР1816ВЕ51, КР183ОВЕ51 или ППЗУ с ультрафиолетовымстиранием емкостью 4К*8 бит для КМ1816ВЕ751. Запись программ в ПЗУ происходитво время изготовления кристаллов.
Если на вывод ОМЭВМ DEMA подано напряжение питания Ucc, то обращение к внешнейпамяти программ происходит автоматически при выработке счетчиком команд адреса,превышающего 0FFFH. Если адрес находится в пределах 0000Н—0FFFH, обращениепроисходит к памяти программ, расположенной на кристалле (внутренней памятипрограмм).
Если на вывод ОМЭВМ DEMA подан «0», внутренняя памятьпрограмм отключается и начиная с адреса 0000Н все обращения выполняются квнешней памяти программ.
Если ОМЭВМ не имеет внутренней памяти программ, ее вывод DEMA должен быть подключен кшине 0 В.
Чтение из внешней памяти программ стробируется сигналом ОМЭВМ РМЕ.При работе с внутренней памятью программ сигнал РМЕ не формируется. ОМЭВМ неимеют инструкций и аппаратных средств для программной записи в память программ.
При обращениях к внешней памяти программ всегда формируется16-разрядный адрес, младший байт которого выдается через порт Р0, а старший —через порт Р2. При этом байт адреса, выдаваемый через порт Р0, должен бытьзафиксирован во внешнем регистре по спаду сигнала ALE, т. к. в дальнейшемлинии порта Р0 используются в качестве шины данных, по которой байт из внешнейпамяти программ вводится в ОМЭВМ.
Порт Р0 работает как мультиплексированная шина адрес/данные:выдает младший байт счетчика команд, а затем переходит в высокоимпедансноесостояние и ожидает прихода байта из ППЗУ программ. Когда младший байт адресанаходится на выходах порта Р0, сигнал АLЕ защелкивает его в адресном регистре RG. Старший байт адресанаходится на выходах порта Р2 в течение всего времени обращения к ППЗУ. СигналРMЕ разрешает выборку байта из ППЗУ, после чего выбранный байт поступает напорт Р0 МК51 и вводится в ОМЭВМ.
На рис. 1 и 2 приведены диаграммы, показывающие формированиесоответствующих сигналов при работе ОМЭВМ с внешней памятью программ. Как видноиз диаграмм, при работе с внешней памятью программ сигнал РMЕ формируетсядважды в каждом машинном цикле независимо от количества байт в команде. Есливторой выбираемый байт в текущей команде не используется, он игнорируетсяОМЭВМ. В дальнейшем при переходе к выполнению следующей команды этот байт будетвведен вторично.
/>
Рис.1. Схема включения МК51 с внешним ППЗУ программ
/>
Рис.2. Работа с внешней памятью программ
Если выполняется команда MOVX (рис. 2), два сигнала РМЕ не формируются, т. к.порт Р0 освобождается для адресации и обмена данными с внешней памятью данных.
Когда ОМЭВМ работает с внутренней памятью программ, РМЕ неформируется и адрес на портах Р0 и Р2 не выдается. Тем не менее, сигнал ALE будет формироватьсядважды в каждом машинном цикле всегда за исключением случая команды MOVX (вэтом случае один сигнал ALE пропускается). Таким образом, если неиспользуются команды MOVX, сигнал ALE может быть задействован в качестве выходногосинхросигнала.
Литература
1 Тавернье К. PIC-микроконтроллеры.Практика применения: Пер. с фр. -М: ДМКПресс, 2008. — 272 с.: ил. (Серия«Справочник»).
2 Борзенко А.Е. IBM PC: устройство,ремонт, модернизация. – 2-е изд. перераб. и доп. – М.: ТОО фирма «КомпьютерПресс», 2006. – 344с.: ил.
3 Цифровые интегральные микросхемы:Справ./М. И. Богданович, И.Н. Грель, В.А. Прохоренко, В.В. Шалимо.–Мн.:Беларусь, 2001. – 493 с.: ил.
4 ДСТУ 3008-95. Документация. Отчеты в сфере науки и техники.Структура и правилаоформления.