Содержание
Введение
1. Выбор иобоснование структурной схемы устройства.
2. Расчет числазнаков на экране системы.
3. Расчет буферногозапоминающего устройства
4. Выбормультиплексора.
5. Расчет ПЗУзнакогенератора.
6. Выбор регистразнакогенератора.
7. Выборкомпаратора.
8. Расчет блокаформирования маркера.
9. Расчет устройствасинхронизации.
10. Разработка схемыформирования КГИ и КСИ.
Заключение.
Список литературы.
Введение
В настоящее времяцифровые технологии развиваются с очень большой скоростью. Поэтому компьютерныесистемы с каждым днем обрабатывают все больше и больше информации. Но дляправильной обработки необходимо активное взаимодействие с человеком(оператором) компьютерной системы.
Так как человекмаксимум информации воспринимает через зрительный канал, то качество системотображения информации очень сильно влияет на количество воспринимаемойинформации, а так же на утомляемость.
Поэтому лучше работаСОИ тем активнее происходит взаимодействие человека и компьютера.
В данной работе мыбудем производить расчет СОИ. Ознакомимся с принципами построения устройствданного типа.
1 Выбор и обоснованиеструктурной схемы устройства
Средства отображенияинформации служат для преобразования информации, полученной от одного илинескольких источников информации (ИИ ), в информационную модель, удобную длявосприятия оператором.
Функциональная схема СОИтелевизионного типа изображена на рисунке 1.
Информационный массивзаносится через устройство интерфейса ( УИ ) в буферное запоминающее устройство( БЗУ ) и адресная информация ( m ), которая поступает на счетчикмаркера:
СчМтс – счетчикмаркера знаков ( формирует младшие разряды( r ) адреса);
СчМтс – счетчикмаркера текстовых строк ( формирует старшие k-rразрядов);
MS – мультиплексор ( служит для переключения адреснойинформации, поступающей от счетчиков маркера и счетчиков регенерации);
СчЗН – счетчик знаков;
СчТС – счетчиктекстовых строк.
Адресная информ свыхода MS поступает на экранную память(видеопамять)
ЗГ – знакогенератор (преобразует код знака в последовательность в виде импульсов, формирующих наэкране знак).
БЗУ ( экранная память) хранит коды знака в объеме одной или нескольких экранных страниц. Коды знаковБЗУ располагаются в порядке в каком они будут выводится на экран приформировании изображения.
ЛЗ – линия задержки (задерживает сигнал чтения записи БЗУ на время срабатывания MS стем, чтобы адрес на входе БЗУ был стабильным на момент чтения или записи ).
Устройствосинхронизации состоит из ГТИ ( генератора тактовых импульсов, вырабатываетчастоту fтг), D(делитель) – делит частоту fтг до частотызнаков
fзн= fтг /(b’з+b’п), счетчик регенерации( СчЗН, СчТС ), счетчик Z –счетчик рядов матрицы знака ( формирует младшие разряды адреса, поступающее наПЗУ знакогенератора для развертки знака по вертикали).
СФСИГИ – схемаформирования синхро и гасящих сигналов вырабатывает следующие сигналы:
ССИ – строчный синхроимпульс;
СГИ – строчный гасящийимпульс;
КСИ – кадровыйсинхроимпульс;
КГИ – кадровый гасящийимпульс.
Импульсы поступают насумматор, одновременно туда поступает видеосигнал (ВС) и сигнал с выходаформирования маркера (ФМ) .
На выходе сумматораобразуется полный видеосигнал
С помощью УИосуществляется электрическое и алгоритмическое согласование между собойвыходных цепей ИИ и выходных цепей СОИ.
/>
Рисунок 1 – Функциональнаясхема устройства отображения информации
2 Расчет числа знаков на экране системы
Расчет количествазнаков, которые можно сформировать на экране
средства отображенияинформации (СОИ):
/>
где /> – количество телевизионныхстрок;
/> – коэффициент обратного хода кадровой развертки;
/> – коэффициент использованиярастра по вертикали;
/> – количество телевизионных линийв одном элементе изображения.
Расчет количестватекстовых строк:
/>
где /> – высота знака;
/> – высота промежутка междузнаками.
Расчет количестваэлементов в текстовой строке:
/>
где /> – коэффициент формыэкрана, для стандартного телевизионного экрана /> ;
/> – коэффициент использованиярастра по вертикали;
/> – коэффициент использованиярастра по горизонтали.
Расчет количествазнаков в текстовой строке:
/>
где /> – ширина знака;
/> – ширина промежутка междузнаками.
Расчет количествазнаков в кадре:
/>
Расчет частотытактового генератора
Время развертки одногоэлемента равно:
/>
где: />с — периодстрочной развертки
/>
Расчет верхнейграничной частоты в полосе пропускания:
/>
3Расчетбуферного запоминающего устройства
Хранит коды символов,которые будут отображаться на экране.
Коды символов вбуферном запоминающем устройстве (БЗУ) располагаются в том порядке, в каком онибудут выводиться.
Исходные данные длярасчета:
число текстовых строк Nтс=9,6;
число знаков втекстовой строке Nзтс=65,5;
основание кодаалфавита Nа=30;
Находим требуемуюразрядность БЗУ
/>
где /> – разрядность обеспеченияалфавита;
/> – разрядность обеспечения признаков.
По заданию
/>,/>.
/>
Выбираем требуемое числоадресных разрядов
Адресация двухкоординатная:
младшие разряды адресапоступают от счетчика знаков маркера (регенерации);
старшие разряды адресапоступают от счетчика текстовых строк маркера (регенерации).
/>
/> – количество младших разрядовадреса
/>
/> – количество старших разрядовадреса.
минимальное числоадресных разрядов К=12.
Расчет числа ячеек памятиБЗУ
Количество ячеекпамяти определяется по следующей формуле:
/>
Следовательно:
/> бит
Определим требуемоебыстродействие БИС ОЗУ относительно адреса:
/>.
Выбираем БИCОЗУ:
По быстродействию,информационной ёмкости, и организации подходит микросхема ОЗУ КР537РУ16А,имеющая информационную емкость СБИС = 8к´8, NБИС=8k, nБИС=8. Такая организация обеспечивает минимальное числоинтегральных схем в модуле при минимальной избыточности. Особенностью этоймикросхемы является двунаправленный вход-выход с тремя устойчивыми состояниямиСправочные данные микросхемы:
Входной ток логического нуля IIDL не менее 0,4 мА
Входной ток логической единицы IIDH не более 0,04 мА
Входная емкость по информационному входу БИС CID не более 4 пФ
Время выборки адреса tBA не более 60 нс Потребляемая мощность 880 мВт
Рассчитываем число БИСОЗУ в ряду матрицы, необходимое для получения двенадцати разрядногоинформационного слова:
/>.
Определим число рядовматрицы:
/>.
Общее число БИС ОЗУ:
/>.
Такое количество БИСОЗУ обеспечивает объем памяти
СБЗУ=8к x 16 бит.
Полученнаяизбыточность определяется тем, что NЗУ в данном случае не кратно NБИС.
Определяем токовую IDL и IDH и емкостные Cd нагрузки для схемввода информации в ОЗУ по формулам (mc = 1– число рядовматрицы, p = 2 – общее число микросхем):
/>
/>
/>
Определим токинагрузки и величину емкостной нагрузки на информационные выходы БИС ОЗУ поформулам:
/>
/>
Где IQУT = 20μА – ток утечкиневыбранного выхода;
IОУT = 20мкА – ток утечки схемввода информации;
/>
CQO=10 pF – выходная емкость одного информационного выхода БИСОЗУ.
CmQ=10 pF – монтажная емкость цепи информационного
CОQ=20 pF – выходнаяемкость схем ввода информации.
Полученные значениятоков и емкостей нагрузки удовлетворяют соответствующим требованиям для ИС серииКР537.
Определяем токинагрузки и емкостную нагрузку по адресным цепям БИС ОЗУ по формулам:
/>
/>
/>
Для схем серии КР537указанная нагрузка допустима.
Рассчитаемпотребляемую мощность БЗУ.
Потребляемая мощностьБИС КМ132РУ13А 880mW.
Поэтому потребляемаямощность ОЗУ:
РБЗУ=2∙0,880=1760 (W).
/>
Рисунок 2 –Принципиальная электрическая схема БЗУ
4 Выбормультиплексора
Мультиплексор –устройство, осуществляющее коммутацию цифровых сигналов с nинформационных входов на один выход. В нашем случае n =3 (необходимокоммутировать на адресную шину БЗУ содержимое счетчиков маркера или счетчиковрегенерации).
В нашем случаенеобходимо коммутировать 12 цифровых (бинарных) сигналов.
В качествемультиплексора применим микросхему К555КП11, содержащую в одном корпусе 4 мультиплексораиз двух направлений в одно. В связи с тем, что нам необходимо коммутировать 12цифровых сигналов, используем 3 микросхемы К555КП11.
Микросхема К555КП11имеет следующие параметры:
–Мин. вых. напряжениевысокого уровня, В 2,5
–Макс. вых. напряжениенизкого уровня, мВ 480
–Макс. вх. токвысокого уровня, мкА 20
–Макс. вх. ток низкогоуровня, мкА 760
–Макс. токпотребления, мА 9,7
–Напряжение источникапитания, В 5
–Временная задержкараспред. сигнала, нс 21
/>
Рисунок 3 –Принципиальная электрическая схема мультиплексора
5 Расчет ПЗУзнакогенератора
Для храненияинформации о графике каждого знака требуется 7 ячеек памяти с разрядностью 10.
В связи с тем, что числоадресуемых ячеек памяти должно быть кратно степени 2, на каждый знак приходится2пу ячеек памяти.
Определим число ячеекпамяти ПЗУ, необходимое для размещения в нем всех знаков алфавита:
Необходимаяинформационная ёмкость ПЗУ:
/>,
где /> — разрядность адресныхвходов, необходимая для адресации рядов матрицы знака.
/>,
/>.
/>
В качестве ПЗУвыбираем электрически программируемую БИС КР1656РЕ3.Справочные данные микросхемы: Информационная ёмкость: С = 32768 бит Организация: 4k´8 Время выборки относительно адреса
tВА не более 50 нс Напряжение питания
UСС = +5 В ± 5 % Ток потребления Iпот = 90 мА
Для полноценной работызнакогенератора достаточно одной микросхемы ПЗУ КР1656РЕ3.
Количество знаков,которое можно разместить в выбранную БИС:
/>.
Таким образом,выбранная БИС удовлетворяет заданию, так как />
6 Выбор регистразнакогенератора
Так как разрядностьсдвигового регистра должна быть не менее b’З=8,то в качестве регистра выбираем восьмиразрядный знаковый регистр К555ИР9,имеющий параллельные и последовательные входы. Параллельно данные загружаются врегистр через входы D0-D7 асинхронно, если на вход разрешения параллельнойзагрузки РЕ подается напряжение низкого уровня. Если на входе РЕ присутствуетнапряжение высокого уровня, то данные вводятся в регистр через последовательныйвход S1. Сдвиг данных вправо на одну позицию происходитсогласно каждому положительному перепаду тактового импульса на входе С. Входразрешения тактовым импульсам СЕ имеет активный низкий уровень. Регистр имееткомплиментарные выходы Q7 и Q7. Микросхема К555ИР9 потребляет ток 63 мА.
/>
Рисунок 4 –Принципиальная электрическая схема знакогенератора
7 Выбор компаратора
Компараторы кодовслужат для сравнения двух многоразрядных двоичных слов. В разрабатываемомустройстве отображения информации компаратор формирует единичный сигнал приравенстве кодов с выхода счетчиков регенерации и счетчиков маркера.
Применимчетырехразрядный компаратор кодов К555СП1 – микросхему средней степениинтеграции. Требуется построить 12-разрядный компаратор, следовательно, будетиспользоваться 4 микросхемы К555СП1 (последовательный режим наращивания). Времязадержки сигнала одной микросхемой – 15 нс, следовательно, составной 11-разрядныйкомпаратор задерживает сигнал на 45 нс.:
/>,
где />– время задержкираспространения сигнала одним компаратором;
n – количество микросхем.
/>
Рисунок 5 –Принципиальная схема компаратора
8 Расчет блокаформирования маркера
/>
Рисунок 6. Формамаркера и дешифратор.
Составим карты Карнодля нахождения функций Y1, Y2, Y3, Y4, Y5.
Y1 00 01 11 10 00 01 1 11 X X X X 10
Y2 00 01 11 10 00 01 1 1 1 11 X X X X 10 X X
Y3 00 01 11 10 00 1 01 1 1 1 1 11 X X X X 10 X X
Y4 00 01 11 10 00 1 1 01 1 1 1 1 11 X X X X 10 1 X X
Y5 00 01 11 10 00 1 1 01 1 1 1 1 11 X X X X 10 1 1 X X
Y5=Q1+ Q2+ Q3 +4
/>/>/>Y4= Q4 Q3+Q2 Q3 Q4
/>/>/>Y3= Q3 Q4+ Q1Q2Q3Q4
/>/>/>/>Y2= Q2 Q3 Q4+Q1Q2Q3Q4
/>/>Y1= Q1Q2 Q3Q4
/>
Рисунок 7 –Функциональная схема формирователя маркера
9 Расчет устройствасинхронизации
Исходные даные:
Число знаков в строке Nзтс=65,5
Число текстовых строк Nтс=9,6
Матрица знака 7 х 10
Интервалы междузнаками и текстовыми строками /> />
Коэффициентиспользования телевизионного растра по горизонтали и вертикали bг=0,9; bв=0,8;
Коэффициент обратногохода строчной и кадровой разверток
/> />
Длительность прямогохода развертки в безразмерной форме
/>
Период строчнойразвертки
/>
Для удобства получениякоэффициента деления примем
/> />
Из этих величин длязатемнения с левой и правой сторон экрана выделяем по 5 знакомест. Начало отсчетавзято с первого знакоместа, входящего в информационное поле.
Определим коэффициентделения D2 по формуле:
/>
Построим делитель на 11при помощи микросхемы К555ИЕ5. Сигнал сброса должен быть получен при комбинации1100 на выходе.
Коэффициент деления /> реализуемна двух четырехразрядных десятичных счетчиках DD2 и DD3типа К555 ИЕ5. Счетчик DD2 работает в режиме деления на 10 (комбинация 1010), аDD3 в режиме деления на 8 (комбинация 1000), что обеспечиваетсясоответствующими сигналами сброса.
Формирование требуемойдлительности и временного положения СГИ и ССИ осуществляется с помощьюпрограммируемого ПЗУ DD4.
/>
Рисунок 8 – Делитель иформирователь СГИ и ССИ. Схема структурная.