А. Н. Удальцов  разработка интегрального цифрового устройства Практикум

Федеральное агенство связиСибирский государственный университеттелекоммуникаций и информатикиА.Н.УдальцовРАЗРАБОТКА ИНТЕГРАЛЬНОГО ЦИФРОВОГО УСТРОЙСТВАПрактикумНовосибирск, 2008УДК 621.383.82 К.т.н., доцент А.Н.Удальцов, Разработка интегрального цифрового устройства, практикум, Новосибирск, 2008, стр. 23Приведены методические указания к выполнению курсовой работы на тему Разработка интегрального цифрового устройства. В указаниях приводится методика выбора элементной базы, рассмотрены особенности электрического расчета базовых цифровых схем на биполярных транзисторах и разработка топологии устройства.Каф. Технической электроникиИл. 7, табл.3, список лит. - 11 назв.Рецензент ктн доц Борисов А.В.Для направлений 210 300, 210 400 Утверждено редакционно-издательским советом СибГУТИ вкачестве практикума@ Сибирский государственный университет телекоммуникаций и информатики, 2008 г.ОглавлениеСтр.Разработка интегрального цифрового устройства .......................................1Цели работы......................................................................................................4Задание..............................................................................................................4Содержание курсовой работы ........................................................................5Методические указания к курсовой работе Разработка интегрального цифрового устройства..........................................................8Указание к выполнению раздела 1 ............................................................8Подготовка к работе .................................................................................8Упрощение и преобразования .................................................................8Пример упрощений и преобразований исходных уравнений ............10Выбор типа логики и конкретных серий...............................................11Оценка среднего времени задержки распространения сигнала .........12Требования к выходным элементам цифрового устройства ..............13Методические указания к выполнению раздела 2 ..................................14Пример оценки потенциалов и состояния активных элементов.........15Особенности расчета выходного каскада со сложным инвертором...17Методические указания к разработке топологии базового элемента ...18Разработка топологии гибридной ИМС ................................................18Разработка топологии полупроводниковой ИМС ...............................21Литература учебная ........................................................................................22Литература справочная...................................................................................22^ РАЗРАБОТКА ИНТЕГРАЛЬНОГО ЦИФРОВОГО УСТРОЙСТВА ЦЕЛИ РАБОТЫНаучить составлять электрические схемы цифровых устройств на основе базовых цифровых интегральных микросхем (ЦИМС).Осуществлять правильный выбор типа логики и конкретных ИМС.Производить электрический расчет простейших цифровых схем.Разрабатывать топологию базовых цифровых схем.ЗАДАНИЕКаждый студент получает задание на курсовую работу, состоящее из двух частей. В первой части задания приведены четыре уравнения, например:Y1 = X1X2 + X1X2X3X4 (1) Y2 = X1Х2 X3 + X4X5X6 (2) Y3 = X1X2X3X4 + X1X2X3X4 (3) Y4 = Х1Х2Х3Х4Х5Х6Х7Х8 (4)В этих уравнениях Y1, Y2, Y3, Y4 – выходные логические сигналы устройства, Х1, Х2, Х3, Х4, Х5, Х6, X7, X8 – входные логические сигналы ( их количество в разных вариантах может быть до восьми). Задание – разработать электрическую схему цифрового устройства, выполняющего эти функции. При этом накладываются дополнительные требования :  общая потребляемая мощность устройства не должна превышать указанное в задании значение;  время задержки распространения сигнала по самому длинному пути не должно превышать заданное значение;  приведены требования к выходным элементам – они должны обеспечить либо заданный выходной ток, либо иметь открытый коллекторный выход, либо этот элемент должен иметь на выходе три состояния (0, 1 и Z). Во второй части задания приведена электрическая схема одного из базовых элементов. По заданию требуется произвести анализ работы этой схемы, электрический расчет и разработать топологию этого элемента.^ СОДЕРЖАНИЕ КУРСОВОЙ РАБОТЫКурсовая работа состоит из введения, трех основных разделов и заключения. Во введении необходимо кратко описать преимущества разработки электронных устройств с использованием в качестве элементной базы интегральных микросхем.^ 1 Первый раздел – разработка электрической схемы цифрового устройства, выполняющего определенные заданием функции, и оценка параметров устройства. Содержание первого раздела. На основе анализа исходных уравнений задания произвести их упрощение (если это возможно) и преобразование. Цель преобразования – привести уравнения к виду, удобному для реализации. Составить формальную электрическую схему устройства и привести список необходимых базовых элементов. Количество типов ЦИМС и корпусов ИМС должно быть по возможности минимальным. На основе анализа данных задания обосновать выбор типа логики (ТТЛ, ТТЛШ, КМДП) и подходящих по параметрам серий. При выборе ИМС возможно использование ИМС с различным типом логики (например, ТТЛ и ТТЛШ, ТТЛШ и КМДП и т.д.) при условии их совместимости по параметрам, совместимости по питанию (все ИМС должны питаться от одного источника). Пользуясь справочниками выбрать конкретные ИМС, привести их условные графические изображения с указанием номеров выводов, выписать необходимые параметры (Рпотр.ср или Iпотр.ср и ЕП, tздр.ср или t01здр и t10здр). Каждой ИМС присвоить номер (DD1, DD2 и т.д.). Составить электрическую схему цифрового устройства с указанием номеров ИМС и номеров выводов ИМС. Произвести расчет потребляемой мощности и времени задержки сигнала (по самому длинному пути прохождения сигнала). В случае невыполнения условий задания провести повторно выбор ИМС. Возможно, что для удовлетворения условий задания придется еще раз преобразовывать схему. Выводы о результатах выполненной работы (в частности, можно указать и другие варианты реализации устройства).2 Второй раздел – электрический расчет цифровой схемы. Для заданной электрической схемы базового элемента выполнить следующий расчет. 2.1. Для трех комбинаций входных сигналов, указанных в задании, составить таблицу состояний всех активных элементов – диодов (VD) и транзисторов (VT) (таблица 1). При оценке состояния диодов можно использовать термины: при прямом включении диодов – VD открыт; при обратном – VD закрыт. Для транзисторов необходимо указать его режим (активный, насыщения, отсечки или инверсный). Оценка состояния VD и VT проводится путем сопоставления потенциалов на электродах активных элементов.2.2. Составить таблицу истинности (таблица 2) и определить функцию, выполняемую этой схемой. Записать выражение функции (например, Y=X1X2X3X4 ). 2.3. Для тех же комбинаций входных сигналов произвести электрический расчет схемы, а именно:  оценить потенциалы в точках, указанных на схеме (А, В, С, D и т.д.);  рассчитать все токи схемы;  указать направление токов (при различных комбинациях сигналов для указания направлений тока использовать разный цвет);  рассчитать мощности рассеяния резисторов, суммарную мощность, потребляемую всей схемой. Результаты расчетов свести в таблицу 3.Таблица 3 Входные сигналы UА UВ UC UD IВХ1 IВХ2 …. IБ1 IК1 … IВЫХ 0 0 0 00 0 0 1……..1 1 1 1 ^ 3 Третий раздел  разработка топологии базового элемента и составление топологического чертежа. Топология базового элемента может быть составлена в одном из двух вариантов - в гибридном исполнении (ГИМС) или все элементы схемы могут быть сформированы в полупроводниковой подложке (ПП ИМС).^ 3.1 Разработка топологии в гибридном исполнении.Перед разработкой топологии следует, пользуясь справочниками, выбрать активные элементы - диоды и транзисторы. При выборе необходимо руководствоваться следующими принципами: -диоды и транзисторы должны быть бескорпусными; -диоды и транзисторы должны быть предназначены для работы в импульсном режиме; -структура транзистора (р-n-р или n-р-n) должна соответствовать заданной; -коэффициент передачи тока БТ в активном режиме ≥ 50; -диоды и транзисторы должны выдерживать рассчитанные по схеме рабочие токи и напряжения. После выбора необходимо привести габаритные чертежи выбранных приборов с указанием выводов и размеров. Разработка топологии включает следующие операции: выбор материала для пленочных резисторов и их выводов; расчет размеров всех резисторов; выбор материала для проводников и контактных площадок; выбор материалов и расчет размеров конденсаторов (если они имеются в схеме); выбор размеров подложки; составление предварительного топологического чертежа; корректировка и составление окончательного чертежа. Чертеж должен быть выполнен в масштабе 10:1 или 20:1 на миллиметровой бумаге.^ 3.2 Разработка топологии полупроводниковой ИМС. В настоящее время элементы полупроводниковой ИМС обычно формируют в эпитаксиальном n-слое. Для улучшения параметров элементов между подложкой и эпитаксиальном слоем предварительно формируют дополнительный скрытый слой n+. Задание по разработке топологии в полупроводниковом варианте включает следующие этапы: выбрать вариант выполнения резисторов и рассчитать размеры всех резисторов ИМС; привести топологию всех элементов ПП ИМС, а именно: - обычного БТ; - многоэммитерного БТ (если он имеется в схеме); - диода; - резисторов. Топологические чертежи всех элементов привести в двух проекциях - вид сверху и в разрезе. составить топологический чертеж полупроводниковой ИМС.В заключении привести краткие выводы о проделанной работе, в частности можно рассмотреть другие варианты разработки цифрового устройства, оценить погрешность расчета в разделе 2, сравнить варианты конструктивно  технологического исполнения ИМС.^ МЕТОДИЧЕСКИЕ УКАЗАНИЯ К КУРСОВОЙ РАБОТЕ РАЗРАБОТКА ИНТЕГРАЛЬНОГО ЦИФРОВОГО УСТРОЙСТВА1 УКАЗАНИЯ К ВЫПОЛНЕНИЮ РАЗДЕЛА 1^ 1.1 Подготовка к работеПеред выполнением раздела 1 студент должен изучить основные вопросы, касающиеся устройства и работы ЦИМС, а именно: Основные логические элементы и их функции - НЕ, ИЛИ, И, И-НЕ, ИЛИ-НЕ [1, § 6.2], [3, § 11.1], [5, §7.1]. Основные законы алгебры логики 4,§ 1.3]. Основные варианты реализации базовых элементов (типы логики) - ДТЛ, ТТЛ, ТТЛШ, КМДП [1, §6.2, 6.3, 6.4, 6.5], [3, §11.311.7], [2, §10.1, 10.2, 10.4]. Основные параметры ЦИМС [1, §6.2], [2, §10.5], [3, §11.1.2], Типовые значения параметров для базовых элементов различных типов логики (ТТЛ, ТТЛШ, КМДП и др.) [1, §10.5]. Эти же сведения о параметрах приводятся в любом справочнике по цифровым ИМС.^ Упрощения и преобразования.Цель первого этапа - максимально упростить (если это возможно) и преобразовать исходные уравнения к виду, удобному для реализации. Какие здесь возможны варианты? 1.2.1. Используя основные законы алгебры логики можно упростить исходные уравнения. Например : ХХ = Х ; Х + Х = Х; Х +1 =1; Х + 0 =Х; Х1 = Х и т.д. Х1+Х1F(X)=X1 [1 +F(X)] = X1 - использован один из законов поглощения. X1 [X1 + F(X)] = X1X1 + X1 F(X) = X1 + X1 F(X) = X1. В этом варианте использован второй закон поглощения. 1.2.2. Базовыми элементами являются элементы НЕ, И-НЕ, ИЛИ-НЕ. Элементы И, ИЛИ получаются на практике соединением элементов И-НЕ и НЕ, ИЛИ-НЕ и НЕ. Поэтому элементы И, ИЛИ имеют обычно большее время задержки и большую потребляемую мощность. К тому же во многих сериях ИМС выбор элементов И, ИЛИ очень ограничен. Особенно ограничен выбор многовходовых (М2) элементов, а также элементов со специфическими требованиями (с повышенной нагрузочной способностью, с открытым коллекторным выходом, с тремя состояниями на выходе). Поэтому исходные функции лучше реализовать не на базе элементов И, ИЛИ, а на базе элементов И-НЕ, ИЛИ-НЕ, применяя законы дуальности, а именно: Х1Х2 = Х1 + Х2 или Х1Х2 = Х1 +Х2 Х1 + Х2 = Х1Х2 или Х1 +Х2 = Х1 Х21.2.3. При разработке схемы возможно использование не только простейших (базовых) элементов –НЕ, И-НЕ, ИЛИ-НЕ, И, ИЛИ, но и более сложных, например, И-ИЛИ, И-ИЛИ-НЕ, исключающее ИЛИ (рис.1) и т.д. Рисунок 1 – Элементы И-ИЛИ (а), И-ИЛИ-НЕ (б), ИСКЛЮЧАЮЩЕЕ ИЛИ (в- без инверсии, г – с инверсией)Возможно также применение любых других комбинационных схем, если они соответствуют заданию и удовлетворяют по параметрам. 1.2.4. В одном корпусе обычно содержится не один, а несколько базовых элементов (26) . Для рационального использования ИМС можно предложить следующее: использовать, например, лишние трехвходовые элементы как двухвходовые или даже одновходовые (рис. 2,а, б). В качестве инверторов можно использовать и лишние элементы исключающие ИЛИ (рис.2,в). - лишние элементы схемы с открытым коллекторным выходом (в некоторых вариантах они должны быть на выходах устройства) могут использоваться и в качестве промежуточных элементов, но требуется установка нагрузочного резистора (примерно 1 кОм).^ 1.3 Пример упрощений и преобразований исходных уравненийУ1 = Х1Х2 + Х1Х2Х3Х4 (1) У2 = Х1Х2Х3 + Х4Х5Х6 (2) У3 = Х1Х2Х3Х4 + Х1Х2Х3Х4 (3)Упрощаем уравнение (1) :У1 = Х1Х2 (1 + Х3Х4) = Х1Х2 (использован закон поглощения).Уравнение (2) лучше реализовать, используя элементы И-НЕ и ИЛИ-НЕ.Обозначим Х1Х2Х3 = Z1 , X4X5X6 = Z2Тогда: У2 = Z1 + Z2 = Z1Z2 , или У2 = Х1Х2Х3Х4Х5Х6В уравнении (3) обозначим Z3 = X1X2 ; Z4 =X3X4. Тогда Y3 = Z3Z4 + Z3Z4 = Z3Z4 и функция Y3 реализуется с использованием ЦИМС исключающее ИЛИ  : Y3 = X1X2X3X4 (рис.3а). Функцию Y3 можно реализовать и в таком варианте : Y3 = X1X2X3X4 (рис.3б) Дело в том, что одновременная инверсия сигналов на входе элемента исключающее ИЛИ не изменяет сигнал на выходе. Согласно таблице истинности: 0  0 = 1  1 = 0, 0  1 = 1  0 = 1.Поэтому Y3 = X1X2  X3X4 = X1X2  X3X4. Использование же элементов И-НЕ гораздо проще и рациональнее (см. выше), чем элементов И. При составлении электрической схемы следует избегать дублирования. Так реализованную функцию Y1 = X1∙X2 можно использовать и для получения Y3.4 Выбор типа логики и конкретных серий Прежде чем приступить к выбору типа логики и конкретных серий ИМС, необходимо оценить примерные параметры базовых элементов для различных типов логики [ 2 , §10 . 5 ] . Необходимо отметить , что и в учебной литературе , и в справочной часто приводятся сведения о потребляемой мощности на один простейший логический элемент.Но базовые ЦИМС содержат несколько таких элементов в одном корпусе ИМС, поэтому значения параметров будут в несколько раз больше . Учитывая это, следует обратить внимание на значение потребляемой мощности, приводимое в справочнике  относится ли это значение к одному элементу или для всего корпуса ИМС. Для большинства ЦИМС существует общее правило высокое быстродействие (малое время задержки) достигается при большей потребляемой мощности и наоборот  при малой потребляемой мощности время задержки увеличивается . Исключение составляет КМДП ИМС, которые по своему схемотехническому решению отличаются исключительно малой потребляемой мощностью 0,01 - 0,1 мВт  в статическом режиме . При выборе ИМС не надо стремиться брать самые быстродействующие схемы - они, как правило, дорогие . Оптимальным считается выбор , когда время задержки сигнала составляет 50 -100  от заданного . ^ 1.5 Оценка среднего времени задержки распространения сигнала.Время задержки для ИМС всех типов логики приводится в таблицах параметров для конкретных ИМС. Оно может быть приведено как tЗДР.СР, так и отдельно и . Эти значения приводятся для конкретных условий эксплуатации данной ИМС. Обычно время задержки оценивается для номинального напряжения питания и конкретной емкости нагрузки. Что касается КМДП ЦИМС, то в большинстве случаев они могут работать в широком диапазоне напряжений, например: Серия К176 UП = 510 В. Серия К561, 564 UП = 315 В. Серия К1561 UП = 318 В. Серия КР1554,1564 UП = 26 В. При этом время задержки весьма существенно зависит от UП. К сожалению, в большинстве справочников значения КМДП ЦИМС приводятся только для одного значения напряжения питания, причем часто для наименьшего напряжения, т.е. наихудшего случая. Для более четкой оценки времени задержки при различных напряжений питания КМДП ЦИМС можно воспользоваться графиками на рис.4. . Эти графики справедливы для простейших ЦИМС самых распространенных КМДП серий. Графики справедливы для емкости нагрузки 15 пФ. При увеличении емкости нагрузки до 50 пФ время задержки увеличивается примерно в 1,7 -2,0 раза. Что касается самой современной и быстродействующей серии КМДП ЦИМС КР1554, то в 10 приведены все необходимые параметры отдельно для каждой ЦИМС этой серии. Параметры приведены для двух напряжений питания - 4,5 В и 3 В и ёмкости нагрузки 50 пФ.. Использование этих сведений позволит уточнить оценку времени задержки и выбрать подходящее напряжение питания.Рисунок 4 -Усредненная зависимость tЗД.Р.=f(UП) для простейших КМДП ЦИМС^ Требования к выходным элементам цифрового устройства и их выполнениеВ каждом варианте задания указано дополнительное требование к выходным элементам цифрового устройства. Они должны обеспечить большой выходной ток, либо выходная ЦИМС должна иметь открытый коллекторный выход (или эмиттерный, или стоковый), либо выходная схема при необходимости должна иметь возможность перехода в третье состояние (Z - состояние). Первый вариант  обеспечение достаточно большого тока (обычно это требуется для состояния низкого уровня)  выполняется довольно легко. В каждой серии имеются ЦИМС с повышенной нагрузочной способностью, т. е. с повышенным значением максимального выходного тока. Необходимо отметить, что все ТТЛ,ТТЛШ ЦИМС отличаются тем, что I1ВЫХМАКС значительно меньше I0 ВЫХ.МАКС. Для КМДП ЦИМС оба состояния имеют примерно одинаковые значения максимального выходного тока. Примечание: В задании указывается, что I ВЫХ (рабочее значение), например, до 40 мА. Это означает, что ИМС должна выдерживать выходной ток до 40 мА и не выходить при этом из строя. Следовательно, I ВЫХ . МАКС. этой ЦИМС должен быть больше 40 мА (например, он должно быть 50-60 мА). Не вызывает особых затруднений вариант с открытым коллекторным выходом (ОК). Все серии ТТЛ, ТТЛШ имеют в своем составе элементы с ОК. Так как в одном корпусе, как правило, имеется несколько логических элементов, то неиспользуемые элементы можно использовать и в промежуточных каскадах. Однако следует учесть, что все схемы с ОК имеют большее время задержки, чем обычные схемы. Сложнее выполнить условие по обеспечению третьего состояния на выходе. Его можно выполнить двумя способами. Использовать на выходе схемы с требуемой функцией (например, И-НЕ, ИЛИ-НЕ, НЕ ), которые обладают тремя состояниями. Например, ИМС К531ЛА17 выполняет функцию 4И-НЕ и имеет отдельный вход для перевода схемы в третье состояние. В КМДП серия К561 имеются ЦИМС с тремя состояниями, например К 561 ЛНЗ (6 элементов НЕ с общим управлением). 2) Во многих сериях схемы с третьим состоянием и с нужной функцией часто отсутствуют, поэтому приходится использовать специальные схемы - драйверы (шинные формирователи, или приемопередатчики). Это обычно повторители логических сигналов или инверторы с большой нагрузочной способностью. Они выпускаются двух типов - без перехода схемы в третье состояние и с третьим состоянием. Естественно, для обеспечения третьего состояния нужны драйверы с тремя состояниями. Например, во всех ТТЛ, ТТЛШ сериях имеется драйвер ЛП8 (155 ЛП8, 531 ЛП8, 555 ЛП8 и т. д.), включающий четыре повторителя логических сигналов с раздельным управлением Z - состоянием. Другой пример - драйвер АП3, имеющийся также почти во всех ТТЛ, ТТЛШ сериях. Эта ЦИМС включает два четырехразрядных драйвера с инверсией с общим управлением Z - состоянием.Примечание: Использование драйверов увеличивает потребляемую мощность и время задержки.^ 2 МЕТОДИЧЕСКИЕ УКАЗАНИЯ К ВЫПОЛНЕНИЮ РАЗДЕЛА 2В разделе 2 предусматривается выполнение приближенного, но вполне удовлетворительного для многих практических целей электрического расчета схемы. При выполнении расчетов предлагается принять: U0ВХ. =+0,1В; U1ВХ.+3В. Обратный ток диодов - не более 1мкА; Ток БТ, находящегося в режиме отсечки, IКЭ. 0, не более 1мкА; Напряжение между коллектором и эмиттером БТ, находящегося в режиме насыщения UКЭ НАС..........................0,1В; Падение напряжения на диоде при протекании прямого тока........0,7 В; Напряжение на переходе эмиттер - база БТ при прямом включении 0,7В; Напряжение на переходе коллектор - база при прямом включении 0,6В; Коэффициент передачи тока БТ в активном режиме =50; Коэффициент передачи тока БТ в инверсном режиме И =0,05. Так как логические элементы обычно работают совместно с подобными же схемами, то при расчете можно значение выходного тока базового элемента приравнять значению его входного тока. Весь расчет основан на оценке потенциалов в узловых точках схемы.^ 2.1 Пример оценки потенциалов и состояния активных элементов. Рисунок 5 – Простейший вариант ЦИМС ТТЛДля схемы, приведенной на рис.5, вначале произведем оценку потенциалов в ключевых точках (А, В, С) при различных сигналах на входах. а) Х1=Х2=Х3=0. Это означает, что на входах установлен уровень логического нуля U0 ВХ.=0,1В. В такой схеме при заданных сигналах на входе эмиттеры и коллектор VT1 имеют низкие потенциалы, а на базу через резистор R1 подается напряжение питания. Такое сочетание потенциалов вроде бы должно обеспечить прямое включение и эмиттерных, и коллекторного переходов и протекание токов через эти переходы. Транзистор при этом должен находиться в режиме насыщения. Но при открытых эмиттерных переходах разность потенциалов между любым эмиттером и базой равна 0,7 В и потенциал точки А автоматически станет равным UA = U0 ВХ + UЭБ= 0,1 + 0,7 = 0,8 В. В то же время для протекания тока через VD1 необходимо, чтобы и коллекторный переход VT1, и диод, и переход эмиттер - база VT2 были в прямом включении, а для этого потенциал UA должен быть равен: UA = 0,6 + 0,7 + 0,7 = 2 B. Имеющего потенциала UA = 0,8 В явно недостаточно для протекания тока через цепь коллектора, поэтому VT1 будет находиться в режиме насыщения, но как бы с разорванной коллекторной цепью. Весь ток базы будет проходить через эмиттерные переходы во входные цепи источников сигналов. Ток базы (он же ток резистора R1) равен: Ток каждого из эмиттеров для этой комбинации сигналов (Х1=Х2=Х3=0) равен 1/3 IБ1.Так как ток, втекающий в базу VT2, пренебрежимо мал (меньше 1мкА), то транзистор VT2 в этом случае находится в режиме отсечки. Потенциал , где IR2 = IK + IВЫХ . Ток IК в режиме отсечки очень мал, поэтому на выходе устанавливается высокий уровень U1ВЫХ. I1ВЫХ в этом случае равен I1ВХ (по условию задания). б) Потенциалы практически не изменяются, если на входах хотя бы один из входных сигналов Х=0. Состояния транзисторов тоже не изменятся. Разница будет только в токах эмиттеров входного транзистора VT1. При комбинации 001 IЭ1 = IЭ2 = 1/2 IБ1, IЭ3  1мкА (т.е. практически отсутствует). При комбинации 011 IЭ1 = IБ , IЭ2 = IЭ3  1мкА. в) Комбинация сигналов на входах 111. В этом случае потенциалы на всех входах UВХ  +3 B. Если предположить, что эмиттерные переходы VT1 открыты, то потенциал точки А должен быть UA = 3,7B. Но этого напряжения более чем достаточно для обеспечения прямого тока через коллекторный переход VT1, VD и эмиттерный переход VT2. Более того, прямое включение этих переходов автоматически обеспечит в точке А потенциал UA = 2,0 B и эмиттерные переходы будут находиться в обратном включении, так как UА Так как переход эмиттер - база VT2 находится в прямом включении (открыт), то VT2 находится либо в режиме активном, либо в режиме насыщения. Для уточнения режима сделаем оценку токов. Предположим, что VT2 находится в режиме насыщения. Тогда: Ток коллектора . (по условию задания). Для режима насыщения ; где  = 50 (по заданию). Если это условие выполняется, то VT2 действительно находится в режиме насыщения. Если же не выполняется, то VT2 находится в активном режиме и , ; .^ 2.2 Особенности расчета выходного каскада со сложным инвертором.В некоторых вариантах на выходе схемы установлен сложный инвертор (рис.6). Работа выходного каскада целиком определяется состоянием VT2, который может находиться либо в выключееном состоянии (режим отсечки), либо во включенном (чаще всего режим насыщения). Если VT2 находится в режиме насыщения, то ток эмиттера VT2 втекает в базу VT4, обеспечивая последнему режим насыщения и низкий уровень на выходе. При этом разность потенциалов UСЕ=UКЭНАС.=0,1В явно недостаточна для открывания цепи эмиттер - база VT3+VD. Поэтому VT3 и VD закрыты, их токи меньше 1мкА и через транзистор VT4 может протекать только I0 ВЫХ (он будет втекать из нагрузочной цепи в коллектор VT4). При этом I0ВЫХ=I0ВХ (по условию). Если же VT2 закрыт (режим отсечки), то VT4 тоже закрыт и создаются условия для перевода VT3 и VD в открытое состояние, на выходе устанавливается высокий уровень. Так как R3 обычно мало (30-50 Ом), то падение напряжения на нем невелико и UF EП . Потенциал UС для этого случая не может превышать UF на величину 0,7В, т. е. переход коллектор - база VT3 не может быть в прямом включении, а транзистор VT3 не может быть в режиме насыщения, а только в активном. Выходное напряжение для этого случая можно определить, предварительно оценив токи: (по условию) Но , где IБ - ток базы VT3. Отсюда: ;^ 3 МЕТОДИЧЕСКИЕ УКАЗАНИЯ К РАЗРАБОТКЕ ТОПОЛОГИИ БАЗОВОГО ЭЛЕМЕНТА3.1 Разработка топологии в гибридном варианте .Перед разработкой технологии необходимо по учебной литературе [1 гл. 4 ] проработать следующие вопросы  1 Конструктивные особенности ГИМС. 2 Подложки ГИМС. 3 Пленочные элементы ГИМС резисторы конденсаторы проводники и контактные площадки. 4 Навесные элементы ГИМС и требования к ним . 5 Основные принципы и основные этапы разработки ГИМС. 3.1.1. Как указано в задании разработка начинается с выбора по справочной литературе навесных элементов диодов транзисторов. Требования при выборе указаны в задании. Следует помнить что бескорпусные транзисторы в маркировке имеют дополнительный элемент дефис и цифра например КТ643А-2 КТ808В-1 и т.д. Не возбраняется использовать диодные и транзисторные сборки если их использование удобнее. При выборе особое внимание уделять указанным в задании требованиям а также конструкции выводов. Проволочные выводы могут проходить над проводящими полосками что облегчает разработку топологии но балочные и шариковые выводы позволяют автоматизировать сборку и поэтому предпочтительнее для использования. 3. 1. 2. Расчет пленочных резисторов начинается с выбора материала для пленочных резисторов и их контактных выводов. Для этого можно воспользоваться  1   где в § 4.5 и таблице 4.2 приведены все необходимые сведения и указания. Напомним что сопротивление резистора определяется по формуле  , где :l- длина резистора, b- ширина; RS - удельное поверхностное сопротивление резистивной пленки; KФ - коэффициент формы резистора . При этом резистор выдерживает мощность , где Р0 - удельная мощность рассеяния приведена в той же таблице Вт см2  - площадь резистора. Если рассчитанная в разделе 2 мощность резистора оказалась больше РМАКС  то следует увеличить одновременно и длину и ширину резистора . Это позволит и увеличить РМАКС и сохранить прежним КФ, т.е. сохранить значение R. 1. 3. При составлении топологического чертежа следует учитывать основные ограничения: а  ширина пленочных проводников не менее 100 мкм  б  ширина пленочных резисторов не менее 200 мкм, длина не менее 500 мкм; в размеры контактных площадок для навесных элементов не менее 200  200 мкм; г размеры контактных площадок для внешних выводов не менее 500  500 мкм; е) удаление контактных площадок для внешних выводов от края подложки не менее 500 мкм; ж расстояния между любыми элементами не менее 200 мкм; з длина проволочных выводов навесных элементов не более 5 мм. С остальными требованиями и проблемами можно ознакомиться в 1, § 4.14. Основные ошибки при разработке топологии. Не соблюдение вышеуказанных требований. 2. Произвольно изменяется расположение выводов у транзисторов и диодов. 3. Не рациональное размещение контактных площадок. Пример. На рис.7 изображен фрагмент чертежа с характерными ошибками (7, а) и правильный вариант (7, б). Ошибки  1 эмиттеры VT3 и VT4 подсоединены к одной контактной площадке она должна быть с двойной площадью; 2  самопроизвольно изменено расположение выводов БТ 3  не рациональное расположение контактных площадок.Рисунок 7 – Фрагмент топологии а) топология с ошибками; б) топология без ошибок. ^ 3.2 Разработки топологии полупроводниковый ИМС В настоящее время все элементы ПП ИМС обычно формируются в эпитаксиальном n-слое или на его поверхности. Между подложкой и эпитаксиальным n-слоем предварительно формируется дополнительный скрытый слой n+. Перед разработкой топологии студент должен изучить следующие вопросы 1  гл. 3   2  гл. 2  1 Общее устройство ПП ИМС  2 Устройство основных элементов ПП ИМС биполярных транзисторов диодов резисторов конденсаторов  3Особенности формирования вышеуказанных элементов в эпитаксиальном слое  4 Проблемы металлизации ПП ИМС - формирование контактных площадок  проводников  контактов с соответствующими элементами и т. д.. Для ИМС со средней степенью интеграции размеры одноэмиттерного n-p-n БТ обычно следующие  а эмиттер площадь 30  30 мкм  контактное окно для эмиттерного вывода 10  10 мкм  глубина эмиттерного слоя 2 мкм  б ба