II. Цифровая обработка сигналов: микропроцессоры, платы, средства разработки, программное обеспечение Сазанов В.М., _______, II. Цифровая обработка сигналов: микропроцессоры, платы, средства разработки, программное обеспечение 1Аннотация 1Ключевые слова 1Введение 2“Виртуальная школа компьютерных технологий” 2Микропроцессоры цифровой обработки сигналов. 2Зарубежные микропроцессоры 3Texas Instruments TMS320Cххх 3Analog Devices ADSP-2106X (Sharc) 5^ ПЛАТЫ, СРЕДСТВА РАЗРАБОТКИ, ОПЕРАЦИОННЫЕ СИСТЕМЫ. 7“Виртуальная школа компьютерных технологий” 7Классификация плат 7Российские игроки рынка цифровой обработки сигналов 7Рабочее место разработчика 8Возможности ЦОС ТОРНАДО 10^ СРЕДСТВА ПРОЕКТИРОВАНИЯ АЛГОРИТМОВ 11Пример системы 11Визуальное проектирование 13Стоимостные характеристики 13Операционные системы 13Заключение 14“Виртуальная школа компьютерных технологий” 15^ Выражения признательности 14Использованные источники 15Контактная информация 15Таблица 1. ПРОЦЕССОРЫ ЦИФРОВОЙ ОБРАБОТКИ СИГНАЛОВ 16“Виртуальная школа компьютерных технологий” 21Рис. 1. Texas Instruments TMS320C6x 17Рис. 2. Analog Devices ADSP-2106X (Sharc) 19Рис. 3. Процессор BOPS MANArray 21 ------------------------------------------------------------------------------------------------------------------------------- Аннотация Вторая статья из цикла, посвященного цифровой обработке сигналов, представляет читателю микропроцессоры для цифровой обработки, платы расширения возможностей персональных компьютеров, предназначенные для обработки сигналов, средства разработки и программное обеспечение перспективной области информационных технологий - цифровой обработки сигналов.Статья предназначена школьникам и студентам, разработчикам вычислительных систем.^ Ключевые слова Цифровая обработка сигналов, прямое и обратное преобразование Фурье, быстрое преобразование Фурье, дискретное преобразование Фурье, спектр, гармонический анализ, спектральный анализ, фильтрация и корреляция, радио и гидролокация, радиосвязь, радиоастрономия, микропроцессор, спецпроцессор, сигнальный процессор, мультимедийные технологии, обработка изображений, обработка звука, цифровая связь, помехозащищенность, компьютерная томография, анализ кардиограмм и энцефалограмм. Введение Процессоры цифровой обработки сигналов, как добрые гномики или мифические демоны Максвелла, перерабатывают в «недрах» компьютера цифровую информационную руду - без устали фильтруют, анализируют, распознают, модулируют/демодулируют, уплотняют и разуплотняют, кодируют/декодируют - всего не перечислишь. Многие пользователи, имеющие на своем рабочем столе персональный компьютер, даже и не подозревают о наличии микропроцессоров, построенных на принципах цифровой обработки сигналов, и находящихся от них на расстоянии вытянутой руки. А беря в руку трубку сотового телефона, от Motorol’ы, например, Вы наверное и не знаете что держите в руках специализированное вычислительное устройство, основу которого составляет процессор обработки цифровых сигналов. Традиционно, во многих радиотехнических устройствах, аналоговая обработка сигнала является более дешевым способом достижения результата. Однако, когда требуется высокая точность, миниатюрность и стабильность параметров - альтернативы цифровой обработке нет. Исторически сложилось так, что методы цифровой обработки сигналов разрабатывались для решения задач реального времени в оборонных отраслях. Например, для обнаружения самолетов и борьбы с ними служили комплексы, состоящие из радиолокаторов, управляющих вычислительных машин и ракетных установок.^ Микропроцессоры цифровой обработки сигналов. К особенностям процессоров цифровой обработки сигналов относится малоразрядная (40 разрядов и менее) обработка чисел с плавающей запятой, преимущественное использование чисел с фиксированной запятой разрядности 32 и менее, а также ориентация на несложную обработку больших массивов данных и как уже говорилось - чрезвычайно высокие требования к производительности, обуславливаемые обработкой информации в реальном времени. Для достижения высокой производительности процессоров цифровой обработки сигналов (процессоров ЦОС) применяют следующие методы и приемы:введение аппаратного умножителя-накопителя и схемы циклического сдвига;разделение шин адресов и данных (так называемая Гарвардская архитектура);использование многошинных структур;развитые средства хранения - блоки регистров, кэш-память большого объема; использование сокращенной системы команд;развитый параллелизм на различных уровнях устройств памяти, сумматоров, умножителей, шин, на уровне процессорных элементов; на уровне исполнения команд - длинное командное слово;построение многосвязных процессорных структур с использованием конвейерной и систолической обработки; обработка множественных потоков команд и данных на массиве процессоров.^ Зарубежные микропроцессоры Разработками в области процессоров цифровой обработки сигналов традиционно занимаются такие фирмы как Texas Instruments с широко известной серией процессоров TMS320C, Analog Devices (ADSP-21XX), Motorola (серия DSP56XXX), Hitachi (SP-DSP), NEC, Siemens, Zilog. Тенденция последнего развития процессоров ЦОС состоит в использовании двух и более аппаратных устройств умножения-накопления, что позволяет по меньшей мере удвоить вычислительную мощность цифровой обработки. Другой интересной инновацией явилось использование фирмой Texas Instruments в процессоре TMS320C67 сверхдлинного командного слова - а именно длиной 128 разрядов, что позволяет говорить о максимальной глубине параллелизма в 8 команд за один процессорный такт. Другое направление - интеграция на одном кристалле функциональных возможностей обычных процессоров обработки данных и процессоров, предназначенных для цифровой обработки сигналов. Добавления устройства умножения с накоплением результата в структуру обычного процессора обработки данных позволяет фирмам Motorola, NEC, SGS Thompson говорить о расширении функциональных возможностей предлагаемых на рынок процессоров. Крайний случай интеграции - объединение на одной подложке полноценных процессоров данных и цифровой обработки сигналов - Hyperstone, Siemens, ZSP. В таблице 1 представлена сводная информация о наиболее интересных архитектурных решения последнего года и решениях устоявшихся, «проголосованных рублем», проверенных временем. Более детальная информация может быть получена непосредственно у фирм-разработчиков (www - адреса указанны в таблице). Обзор 27 различных реализаций процессоров ЦОС можно найти обратившись к www.ednmag.com. Кроме непосредственных разработчиков, на рынке устройств цифровой обработки специализируется ряд консультационных фирм. Отметим две из них. Оценить производительность процессора цифровой обработки сигналов можно на основе числа выполняемых в секунду операций с фиксированной или плавающей точкой - это так называемый MIPS. Более справедливым будет наверное сравнение производительности цифровых сигнальных процессоров на основе эталонных тестов, учитывающих специфику цифровой обработки. Один из таких тестов предложен фирмой Berkerley Design Technology Inc. - индекс BDTI . Кроме этого, фирма специализируется на анализе рынка, оценке и сравнении решений, а также оказании консультационных и обучающих услуг в области технологий цифровой обработки. Доступ к материалам фирмы можно получить с помощью электронной почты (E-mail: info@bdti.com). Наиболее полная информация о технических и маркетинговых аспектах стратегии развития процессоров цифровой обработки может быть найдена в каталоге с привлекательным названием “DSP STRATEGIES 2000” от фирмы “FORWARD CONCEPTS”. Каталог содержит более 500 страниц, 170 рисунков и 90 таблиц. Как говориться хорошо - но за 3750$. Но наверное столько и должна стоить полновесная информация. Представим наиболее продвинутые процессоры цифровой обработки сигналов. ^ Texas Instruments TMS320Cххх TMS320C6x - один из старших представителей ряда процессоров TMS320 фирмы Texas Instruments . Процессор заявлен фирмой как первый процессор цифровой обработки сигналов использующий сверхдлинное командное слово, обрабатывающий данные с плавающей и фиксированной запятой, имеющий дуальные пути обмена данными и два комплекта из 4-х функциональных устройств, которые допускают совместную параллельную работу. Вариант реализации процессора TMS320C62 предназначен для выполнения операций с фиксированной запятой. Структура ядра процессора включает восемь функциональных устройств: два умножителя 16х16 и шесть 32-х разрядных арифметических устройств; также имеются 40 разрядное арифметико-логическое устройство и 40 разрядная многорегистровая схема циклического сдвига. Каждое функциональное устройство имеет свой собственный банк из 16 32-х разрядных регистров, каждый из которых может иметь доступ к регистрам банка данных другого функционального устройства. Процессор TMS320C6x поддерживает параллелизм на уровне функциональных устройств. В течение одного процессорного цикла каждое функциональное устройство может выполнить до 4-х операций чтения в своем собственном регистровом банке также как и цикл записи в регистр в том же самом цикле работы процессора ввиду разной длительности выполнения команд. Более мощный вариант - TMS320C67 предназначен для реализации операций с плавающей запятой. Шесть из восьми функциональных устройств могут выполнять операции с плавающей запятой. В отличие от большинства процессоров цифровой обработки сигналов, TMS320C6x не поддерживает отдельное адресное пространство для адресов и данных (Гарвардская архитектура). Вместо этого в процессоре обеспечена отдельная память данных с двумя 32-х разрядными шинами для загрузки данных из памяти в банки регистров. Два других 32-х разрядных шины данных позволяют сохранять значения регистров в памяти, 32-х разрядная шина адресов поддерживает процесс обмена. Также 32-х разрядная шина адресует память программы, причем ширина шины данных - 256 разрядов. Такая разрядность шины позволяет процессору извлекать ( но не исполнять) восемь 32-х разрядных команд за один цикл. Texas Instruments называет этот процесс “пакетной выборкой”. Из вышесказанного следует, что TMS320C6x может выполнять за один процессорный такт от одной до 8 команд. Пакет исполнительных сверхдлинных команд, сформированный компилятором, может заставить 8 функциональных устройств процессора выполнять полностью параллельную, полностью последовательную (читай конвейерную) или произвольное сочетание параллельной и последовательной обработки цифровых данных. Процессор TMS320C6x не имеет в своем составе явно обозначенного умножителя-накопителя. На самом деле, данный процессор выполняет операции умножения с накоплением, так необходимые в алгоритмах цифровой обработки сигналов, путем конвейерного исполнения операций умножения и сложения на различных функциональных устройствах, что дает в итоге выполнение данной операции за один процессорный такт (при рабочей частоте процессора TMS320C6x 200 МHz. )^ Analog Devices ADSP-2106X (Sharc) Процессор ADSP-2106X с фирменным наименованием Sharc - “Акула” - один из наиболее продвинутых в семействе цифровой обработки сигналов и рекламируется фирмой Analog Devices как обладающий наилучшим соотношением цена/производительность. Как видно из таблицы 1, процессор имеет 32-х разрядный формат обрабатываемых данных с фиксированной и плавающей запятой, построен на основе 4-х внутренних шин, имеет большую внутреннею память, контроллер ввода-вывода для разгрузки операций обмена. Ядро процессора - умножитель, арифметико-логическое устройство и многорегистровая схема циклического сдвига могут работать параллельно, выполняя несколько команд за один такт процессора. Обмен данными и командами построен по улучшенной Гарвардской схеме при которой результатом обмена по шинам данные-память и программа-память может быть как данные так и команда. При наличии 2-х раздельных шин данные-память и команда-память и встроенного кэша команд, процессор ADSP-2106X может в течении одного цикла извлекать два операнда и инструкцию из кэш- памяти. Процессор использует 10 входовой регистровый файл из 32 регистров для обмена и хранения промежуточных результатов в цепи умножитель - арифметико-логическое устройство - сдвигатель, а также шинами команд/данных. Длина инструкции в 48 разрядов позволяет параллельно выполнять, например, умножение, сложение, вычитание и переход в одном командном слове. Две независимые схемы генерации адреса/данных выполняют буферизацию данных циклических вычислений, автоматическое управление индексацией адресов. Средства управления вводом - выводом включают два высокоскоростных последовательных порта, параллельный порт для связи с хост процессором, интерфейс с внешней памятью и периферийными устройствами. межпроцессорный обмен допускает общение с 6 аналогичными процессорами (ADSP-2106X). Процессор ADSP-2106х допускает работу как с внешней так и с внутренней памятью. Некоторые модели процессоров содержат до 512 Кбайт встроенной памяти, организованной в два блока двухпортового ОЗУ. Разработчик программы работы процессора может использовать данную память для хранения комбинации из 16-ти, 32-х или 40 разрядных данных и 48 разрядных инструкций, и выполнять до 4-х обращений в течение одного цикла: память программ для команд и данных, память данных для извлечения данных, внешняя загрузка с использованием контроллера ввода-вывода. Подсистема ввода-вывода процессора-акулы выполняет операции ввода-вывода одновременно с работой центрального процессорного узла. Контроллер ввода-вывода управляет в режиме прямого доступа операциями чтения/записи между встроенной и внешней памятью а также внешними периферийными устройствами. Контроллер прямого доступа к памяти управляет как адресацией памяти так и шириной шины обмена. Синхронные порты поддерживают потоки данных со скоростями до 40 Мбит в секунду. Шесть коммуникационных портов могут передавать 4-х битные данные с максимальной пропускной способностью до 240 Мбайт в секунду. Узлы процессора, такие как центральное обрабатывающее устройство, контроллер ввода-вывода выполняют бесконфликтный обмен через устройство многошинного перекрестного обмена. Во избежание узких мест построение межсоединений выполнено так что беспрепятственный обмен данными/командами допускается между внешней и внутренней памятью, данными ввода-вывода и все это в течении одного процессорного цикла. Модели процессоров 21060 и 21062 имеют шесть коммуникационных портов для организации взаимодействующего массива процессоров. Порты обеспечивают доступ к пространству памяти соседнего процессора и теоретически позволяют создавать произвольные вычислительные цепочки, конвейеры, систолические структуры. Параллельный порт служит как средство прямого доступа к внешней памяти, периферийным устройствам (жесткие диски) или хост-процессору. До шести процессоров ADSP-2106х могут разделять параллельный порт с основным процессором вследствие унифицированного адресного пространства с 32-х разрядной адресной шиной и 32-х или 48 разрядной шиной данных. При 40 MHz тактовой частоте, процессор обеспечивает 15 наносекундное время доступа к памяти без циклов ожидания. Интерфейс с хост процессором поддерживает различные системные шины персональных компьютеров - широко распространенную стандартную шину ISA и более современную шину PCI. Одной из тенденций развития микропроцессорной индустрии является интеграция в одном процессоре обычных узлов для обработки данных (сумматор, регистры, память) с узлами, характерными для цифровой обработки сигналов - среди которых наиболее типичный - аккумулятор-умножитель. Такой подход можно назвать крупнопанельным строительством. По такой методике построен процессор mPD7701x фирмы NEC, основные технические характеристики которого приведены в табл. 1. Строительными блоками современного процессора могут служить уже и процессорные элементы и целые полнокровные процессоры. Возможен подход, когда разработчик объединяет на одном кристалле обычный процессор обработки данных и полноценный процессор цифровой обработки. По такому пути пошла фирма Hyperstone при разработке процессора E1-32. (см. табл. 1)При решении задач обработки графической информации (выделение контуров, границ областей) характерно большое число простых битовых операций над строками массивов. При больших размерностях массивов (смотри пример тепловизионной системы) такую обработку выполняют как правило параллельно. Для таких вычислений представляет интерес матричный процессор BOPS ManArray, представленный на рис. 3. 111111111111111111111 111111111111111111111 111111110000111111111 11111110000111111111 11111110000111111111 111111111111111111111Данный процессор содержит матрицу 2х2 процессорных элемента и один процессор последовательности. Матрица может служить элементарным кирпичиком - строительным блоком для построения матриц большей размерности, то есть 2х4 и 4х4. Архитектура процессора поддерживает топологию которая позволяет объединять наборы процессорных элементов и организовывать кольцевые и циклические структуры, гиперкубические и вообще произвольные структуры, соответствующие запросам алгоритма обработки. Важность рассмотрения данного топологического типа процессора определяется тем, что производительность любого параллельного алгоритма напрямую зависит от эффективности обмена данными и стоимости механизма межсоединения. Процессорный элемент содержит 5 функциональных устройств, мультипортовый регистровый файл (32х32 регистра), память сверхдлинного слова команды, локальную память данных и три интерфейса. Каждое из 5 функциональных устройств включает устройство умножения с накоплением и обычное арифметическое устройство, устройство выборки данных, 32-х разрядное устройство загрузки и 32-х разрядное устройство записи. Устройство выборки поддерживает операции манипулирования данными такие как сдвиг, циклический сдвиг, преобразования чисел с плавающей запятой и коммуникации процессорный элемент - процессорный элемент. Три интерфейса обеспечивают обмен с 32-разрядной шиной команд, 32-х разрядной шиной данных и межпроцессорный обмен. ^ ПЛАТЫ, СРЕДСТВА РАЗРАБОТКИ, ОПЕРАЦИОННЫЕ СИСТЕМЫ. Классификация плат Средства Многопроцессорныемакетирования комплексыСредства макетирования. Фирмы разработчики для обучения и ознакомления с новыми процессорами выпускают простейшие аппаратные средства, допускающие ввод-вывод низкочастотных сигналов и имеющие ограниченные возможности для отладки программного обеспечения. ^ Российские игроки рынка цифровой обработки сигналов Инструментальные системы Микролаб Системс AUTEX Группа компаний SPIRIT ^ Рабочее место разработчика DSP Разъем интерфейса JTAG, MPSDTMS320Система ЦОСПолнофункциональная аппартура может быть построена на базе процессоров TMS320 с помощью семейства систем ТОРНАДО предлагаемой фирмой MICROLAB SYSTEMS. Архитектура аппаратных средств макетирования предполагает модульность и открытость. На самой макетной плате размещен только сам процессор цифровой оработки сигналов, оперативная и постоянная память и интерфейс с основным компьютером (хост-компьютером). Средства ввода-вывода аналоговых и цифровых сигналов и средства скан-эмуляции устанавливаются на разъемы расширения. Логические, электрические и конструктивные параметры интерфпйсов расширения одинаковы для всех систем ЦОС ТОРНАДО.КонструкторОперативность разработкиОтладка программного обеспечения с помощью эмуляционного модуля UECMСовместимость интерфейсов связи Дочерние модули Дочерние Средства Дочерние модули эмуляции модули интерфейса интерфейса SIOX PIOX Модули Универсальный Модули ЦАП - АЦП эмуляционный высоко ЦВВ модуль скоростных (UECM) ЦАП-АЦП-ЦВВ PIOX-сопроц XDS510 MIRAGE-5100 Разъем Разъем Разъем интерфейса PIOX MIRAGE SIOX Статич Р-м ОЗУ U . TMS320 E C Пост M ЗУ Интерфейс ISA-шиныАрхитектура систем ЦОС ТОРНАДО.Архитектура ЦОС ТОРНАДОКонструктив ЦОС ТОРНАДО^ Возможности ЦОС ТОРНАДО ОСОБЕННОСТИ процессоры ЦОС TMS 320C3x/C4xC/5xC6x одно и мультипроцессорная открытая архитектура параллельность вычислений в процессоре ЦОС и обмена данными между интерфейсом ПК и внутренней шиной с разделением доступа (SB) постраничный доступ от ISA -шины ко всему адресному простьранству шины SB эмуляция внешних процессоров ЦОС TMS 320 низкая стоимость.Расширение параллельный (PIOX), последовательный (SIOX) и линк- (LINK) интерфейсы расширения ввода-вывода дочерние модули АЦП \ ЦАП \ ЦВВ и сопроцессоровСредства проектирования MPSD / JTAG порты для XDS510 \ MIRADE-5100 дочерний эмуляционный модуль UECM и опциональный эмуляционный контроллер ECC идентичность эмуляторам XDS510 MIRAGE - 5100 при более низкой стоимости эмуляция процессора ЦОС на платах ТОРНАДО внешние буферные поды UECM для эмуляции внешних процессоров TMS отладчики TI HLL Debugger, GoDSP Code ComposerДочерние модули ввода-вывода многоканальные инструментальные модули АЦП \ ЦАП \ ЦВВ модули для систем обработки речи модули длоя систем связи модули для цифровых звукостудий модули с интерфейсом телефонной станции / линии модули ввода-вывода радиочастотных сигналов наращивание модулей SIOX PIOXОбласти применения обработка речи цифровые звукостудии связь и радиоприем мультимедиа акустика и вибродиагнростика радиолокация и гидролокация измерительная техника медицинсткая техника проектирвание систем ЦОС ^ СРЕДСТВА ПРОЕКТИРОВАНИЯ АЛГОРИТМОВ На рынке предлагается ряд вариантов систем автоматизации проектирования цифровых сигналных процессоров, отличающихся по критериям стоимость/возможности. Одна из систем - HYPERSIGNAL фирмы Hyperception. САПР представляет собой интегрированную программную систему для проектирования алгоритмов и систем цифровой обработки сигналов в режимах моделирования или реального времени. Система функционируем на персональных компьютерах IBM PC в среде Microsoft Windows 95 или NT. Пакет Hypersignal Block Diagram из состава САПР HYPERSIGNAL может использоваться для автономной отладки алгоритмов ЦОС на персональном компьютере с использованием только возможностей центрального процессора. Комплексную отладку систем ЦОС позволяет выполнять пакет Hypersignal RIDE. Пакет поддерживает системы ЦОС, установленные в центральном компьютере связанные с ним по последовательному интерфейсу. Фирма является дистрибутором САПР HYPERSIGNAL и предлагает драйверы Hypersignal RIDE для полного ряда систем ТОРНАДО и ТОРНАДО-Е и дочерних модулей ввода-вывода сигналов. Таким образом фирма “МикроЛАБ СИСТЕМС” реализует комплексный подход к проллеме проектрования систем обработки сигналов. На базе систем ТОРНАДО и HYPERSIGNAL разработчики получили возможность “визуально” создавать и отлаживать системы ЦОС. ^ Пример системы Дочерние модули ^ ЦОС ТОРНАДО Микрофон Динамик Рис. ___ Пример проектирования системы Цифровой диктофон с подключением к портативному компьютеру на базе системы ЦОС ТОРНАДО^ Визуальное проектирование Интересной особенностью современного состояния проектирования систем цифровой обработки является использование подхода, позволяющего “визуально” и быстро создавать и отлаживать программное обеспечение систем ЦОС реального времени. САПР Hypersignal RIDE автоматически компилирует “визуализированный” алгоритм, генериует и загружает файл в формате, совместимом со средствами разработки программного обеспечения фирмы Texas Instruments. Отображение данных также осужествляется в режиме реального времени на ПК в среде Windows95/ NT.^ Стоимостные характеристики КОМПОНЕНТА ФУНКЦИЯ ПРИМЕЧ. ЦЕНА ТОРНАДО 400 - 500 HYPERSIGNAL 4000 - 5000 ОБУЧЕНИЕ 100 - 200 $ / день ПОДДЕРЖКА ^ Операционные системы Операционные системы реального времени (ОСРВ) - база для разработки прикладного программного обеспечения систем управления и коммуникации. Операционные системы упрошают процесс разработки сводя его к написанию небольшого числа фунций, соответствующих каждому процессу обработки данных. Прикладная программа Прикл. Прикл. Прикл. задача 1 задача 2 задача N Диспетчер Межзадачн. Управление задач коммуник. потоками и событиями Я ДРО Управление Nucleus RTX Управление ресурсами Nucleus PLUS прерыв-ми Сетевые Библиотека протоколы прикладных Файловая функций система Отладчик^ NUCLEUS RTX, NUCLEUS PLUSСтруктура операционных систем реального времени Заключение Работая над данным обзором, “по долгу службы” что называется, мне пришлось посетить ряд отечественных фирм, специализирующихся на разработке аппаратных и программных средств обработки цифровых сигналов. Впечатления - самые приятные. Уровень разработок - мировой, общее ощущение от фирм - как во дворе хорошего хозяина - прочность, ухоженность и стабильность, настроение - рабочее, и - никакого нытья и уныния! Иными словами, цифровая обработка - это одна из перспективных областей высоких наукоемких технологий - “high tech” - привлекательная для приложения сил. В исторической ретроспективе, лет этак через 20, в “Российской компьютерной экциклопедии - 2020” может быть напишут: “В конце 20 века, с падением “железного занавеса” и началом перехода к рыночным отношениям, компьютерная промышленность России пережила глубокий кризис. Однако, после известных событий августа 1998 года начался бурный рост прикладных направлений, связанных с разработкой промышленных контроллеров, цифровых средств связи и мультимедийных устройств для персональных компьютеров”. Для истинных талантов - это чудесная возможность проявить себя - заставить “мир прогнуться”. В среднем, на уровне обычного активного человека с инженерным дипломом - цифровые методы обработки сигналов - это рабочие места для специалистов оборонных НИИ. Для молодежи - мультимедийные технологии или цифровая связь - благодатнейшие области, где порхают “жар - птицы”, которых нужно пытаться ухватить за хвост. Вспомните еще раз историю вычислительной техники. У истоков персональных вычислений стояли два молодых (чуть больше 20-ти лет) человека - Стив Джобс и Стив Возняк, которые, если верить компьютерной мифологии, сделали свой первый персональный компьютер - прототип “Apple-I” - в гараже, и захватили потом значительную часть мирового рынка продаж персональных компьютеров. А деньги где взяли? Автомобильчик тот самый, что в гараже стоял - продали. А папаша Билл Гейтс – стабильно одно из первых мест в списке богатейших людей Америки? А - изобретатель мыши Дуглас Энгельбард. А - разработчик звуковых карт? В общем - список бесконечен. А мы чем хуже? Гараж есть, автомобильчик есть, образование - на зависть Биллу и Стиву. Опять ничего не понимаю. Климат что ли не тот? Но ничего, будем надеяться, что “Старшие товарищи - Генералы компьютерной индустрии”, меня публично высекут и поправят через PC/WEEK. Кто поднимет перчатку? Или в своей стране мы никогда не дождемся ответа на неправильные вопросы и никогда не выйдем оз состояния “неграждан”? ---------------------------------------------------------------------------------------------------------^ Выражения признательности Автор выражает признательность Директору АО «Инструментальные системы» Зубареву Руслану Владимировичу за предоставленные обширные материалы по цифровым сигнальным процессорам, содержательную беседу и рациональную критику. Значительное количество материалов, предоставленных Вишняковым Александром Михайловичем - ведущим техническим специалистом AUTEX Ltd, (дистрибьютором процессоров фирмы Analog Devices в странах СНГ), позволили оценить значение разработок Analog Devices для развития технологий цифровой обработки. Осознанию проблем поддержки разработки способствовали предоставленные материалы и личное общение с Процак Александром Михайловичем - коммерческим директором АО “МикроЛАБ Системс”. Плодотворные многолетние контакты с Естигнеевым Владимиром Гавриловичем, доктором технических наук, начальником отдела НИИ «ОРИОН», высказанная при обсуждении материала дружеская критика, укрепила веру автора в необходимость развития темы . Автор будет признателен за замечания и предложения от заинтересованных лиц. ^ Использованные источники Специализированный процессор для выполнения быстрого преобразования Фурье и обработки сигналов СПФ СМ. Рекламные материалы. М.: ИНЭУМ, 1984. В.В.Корнеев, А.В.Киселев Современные микропроцессоры. М.:НОЛИДЖ, 1998. 240 с. Цифровые процессоры обработки сигналов: Справочник/ А.Г. Остапенко, С.И. Лавлинский, А.В.Сушков и др. Под ред. А.Г. Остапенко. М.: Радио и связь, 1994. –264 с. Э.Клингман Проектирование специализированных микропроцессорных систем: Пер. с англ. –М.: Мир, 1985. 363 с.Цифровые процессоры обработки сигналов: Справочник /А.Г.Остапенко, С.И.Лавлинский, А.Б.Сушков и др.; Под ред. А.Г.Остапенко, М.: Радио и связь, 1994, 264 с.Белоус А.И. и др. Микропроцессорный комплект БИС серии К1815 для цифровой обработки сигналов: Справочник/ А.И.Белоус, О.Б. Поддубный, В.М. Журба; под ред. А.И. Сузопарова. – М.: Радио и связь, 1992. –256 с.Лапа В.Г., Математические основы кибернетики. Издательское объединение «Вища школа», 1974, 452 с. M. Levy, DSP - Architecture Directory, EDN April 23, 1998, p. 47- 111 Евстигнеев В.Г., Кошарновский А.Н. Использование российской и зарубежной элементной базы при разработке систем цифровой обработки видео и управляющей информации. Корнеев В.В., Киселев А.В. Современные микропроцессоры. М.: Изд-во “Нолидж”, 1998. 240с.; ил.^ Контактная информация Сазанов Владимир Михайлович, к.т.н., предприниматель, руководитель “Научно-технической лаборатории СВМ”, внештатный редактор раздела “Цифровая обработка сигналов” E-mail: wmsazanow@mtu-net.ru.^ Таблица 1. ПРОЦЕССОРЫ ЦИФРОВОЙ ОБРАБОТКИ СИГНАЛОВ НАИМЕНОВАНИЕ ИЗГОТОВИТЕЛЬwww-адрес ^ КРАТКАЯХАРАКТЕРИСТИКА ОБЛАСТЬПРИМЕНЕНИЯ Формат данных ШиныДН / ПР Адресноепрост-воПР / ДН Прост-воПрограм ROM/RAM памятиДанных ROM/RAM ЦЕНА ИндексBDTI Наиболее продвинутые процессоры цифровой обработки сигналов ^ Texas Instruments www.ti.com TMS320C1x TMS320C3xTMS320C54xTMS320C6хx TMS320C8x Первый ком. успешный 32-х разр. версия Ориент. на мультипр-сть^ VLIW, 8 функ. устройств Мультимедиа видео пр-р Модемные пулы, узлы сотовой связи, телефонные станции, обработка медицинских изображений Фикс.. Плав. Фикс Пл./фк. Пл./фк 16/16 32/32 32/32 16/16 8-16/32-64 64K/25616M/16M2G/2G64M/64M4G/4G 8K/04K 28K/10K0/12Kx8 0/2564K/2K8K/10K0/38Kx8 4$ -18$26$-173$130$-276$43$-47$ 450$ 7 / 40 MHz 7 / 30 MHz7 / 30 MHz25/100 MHz86/136 MHz ^ Analog Deviceswww.analog.com ADSP-21хх ADSP-21020ADSP-2106х Две внешние шины контр-лер ввода-вывода, Шестисвязный порт, каналы прямого доступа. Обработка графики, видео; беспроводные цифровые сети, узлы сотовой связи. Фикс.. Плав. Плав. 16/2432/4848x32 16K/16K16M/4G4G/4G 12K/16K0/00/170K 0/16K0/00/256K 10$-81$106 $196$-444$ 13 / 52 MHz14/ 50 MHz Motorola www. DSP5600хmotorola- DSP561ххdsp.com DSP9600х 24-х разрядный Интеграция ЦАП/АЦП Две шины до-па к RAM. Обработка звука, управл-е, модемы, беспроводная связь, мультимедиа Фикс Фикс Плав 24 / 2416 / 1632 /32 64/128K64K/64K4G/8G 6400/46080/4K0/1K 1K/26880/4K1K/1K 25$-57$ 80$ 143$-157$ 7 на 30МHz 5 на 20 МHz Интеграция на обычный процессораппаратных средств Ц О С NECmPD7701Xwww.nec.com Сочетание RISC процессора с проц. ЦОС, прямой доступ в память Беспроводные телеком-ции, обр-ка изобр-ний,мульти-медиа, модемы. Фикс. 16 / 32 64K / 96K 24K./1,5K 24K /6K от 17 $ до 51$ 9 при 33.3MHz Объединение на одном кристалле ЦОС - процессора и обычного процессора ^ Hyperstone E1-32 www.hyperstone.com Объединение на одном кристалле RISC проц-ра и обычного процессора Цифровые камеры, сотовые телефоны, автомобильная электроника Фикс. 16/32 4M/4M Нет данных Нет данных PROGRAM BUS 64-KBYTE EXTERNAL PROGRAM INTERNAL MEMORY ACCESS/CACHE PROGRAM-MEMORY SDRAM INTERFACE CONTROLLER PROGRAM - CACHE SYNCHRONOUS TIMER 0 Texas Instruments TMS320C6x CPU BURST RAM TIMER II INSTRUCTION FETCH CONTROL REGISTERS INSTRUCTION DISPATCH SRAM MULTI IN-CIRCUIT INTERRUPT CHANNEL INSTRUCTION DECODE EMULATOION BUFFERED CONTROL SERIAL ROM PORT 0 A REGISTER FILE B REGISTER FILE FLASH MULTI L1 S1 M1 D1 D2 M2 S2 L2 CHANNEL BUFFERED SERIAL PORT 1 64-kBYTE DATA - ACCESS INTERNAL HOST- PORT CONTROLLER DATA D M A MEEORY INTERFECE^ Рис. 1. Texas Instruments TMS320C6x Кэш . команд ( 32x 48 разр) Схема Схема генерации генерации Счетчик адресов/данных адресов/данных команд ДвухпортовоеАдресная шина памяти программ 24 SRAM Адресная шина данных и памяти 32 Адресная шина памяти программ Внешний порт Коннектор 48 шины Адресная шина данных и памяти Процессор 40/32 ввода/вывода Файл регистров данных 16х 40 разрядов Многорегистровая Умножитель схема циклического Арифметико сдвига логическое устройство^ Рис. 2. Analog Devices ADSP-2106X (Sharc) VLIM AGP/PCImemoryDATA CUSTOMIZABLEPE PE MEMORY PERIPHIRALS