Место МП техники среди других средств измерения

1) Компоненты простой логики. Логические функции 2) Большие интегральные схемы. Место мп бис в электронике. Классификационная таблица компонентов электронной техники 3)Понятие процессор. Жесткая логика и логика фон-Неймана. Цикл Фон-Неймана Необходимо достаточная структура процессора 4) Типы данных, используемых в мп технике.

Операции и операнды. Понятия «команада»,»программа», бит байт слово 5) Универсальные и специализированные БИС. Однокристальные и многокристальные БИС Секционированные БИС 6) Основные характеристики мп бис (функц, эл, эксплутационные) Технологии изготовления мп бис. Связь технологии изготовления с хар-ми бис 7) Архитектура программ бис. Понятие различных уровней архитектуры бис.

8) виды обменов примеры использования обменов в мп бис 9) виды прерываний понятие контекстного переключения. 10) понятие мп системы обобщенная структура мп системы 11) понятие интерфейса виды интерфейсов 12) логика обработки прерываний работы мп в мп системе. Принципы организации стека 13) виды запросов на прерывание 14)интерфейс мп. Характеристика информационных магистралей 15) последовательный формат информационных сигналов 16) параллельный

формат информационных сигналов 17) понятие информационных магистралей. Внутренние и внешние магистрали. Основные блоки мп 18) Методы и средства управления вводом – выводом данных 19) обмен данными в канале прямого доступа к памяти 20) виды адресации в мп системах 21) сегментная адресация. Область использования 22) страничная адресация Область использования 23) виртуальная адресация

Область использования 24) кэш область применения уровни кэширования 25) отображаемая память принцип использования ее 26) разрядность МП. Адресное пространство 27) понятие адресного пространства памяти 28) понятие адресного пространства ввода-вывода 29) алгоритм обслуживания запроса на прерывание в системе »мп-ПКП» 30)микросхемы памяти Постоянная память Оперативная память Статическая память Динамическая 31) типовой блок центрального процессора 32) принцип формирования адресов

в мп системе 33) Подключение внешних устройств к блоку центрального процессора. 34) Матрица клавиш. Принципы организации ввода данных с клавиатуры. 35) Семисегментный индикатор. Принцип организации ввода данных с клавиатуры. 36) Порты ввода – вывода. Организация параллельного обмена между двумя системами. 37) Организация синхронного обмена с внешним устройством с использованием программируемого параллельного

адаптера. 38) Организация однонаправленного асинхронного обмена по прерыванию с использованием программируемого параллельного адаптера. 39) Организация двунаправленного обмена по прерыванию с использованием программируемого параллельного адаптера. 40) Обмен данными по последовательному каналу связи. Понятие модема. 41) Асинхронно-синхронный обмен по последовательному каналу связи с использованием УСАПП. 42) Синхронный обмен по последовательному каналу связи с использованием

УСАПП. Понятие синхросимвола. таблица компонентов электронной технике. Место МП техники среди других средств измерения. Ряд признаков: 1) пассивный компонент 2) активный компонент 3 подгруппы:1) аналоговой 2) цифровой 3) ЦАП и АЦП Аналоговой- с сигналами хар-ся фазой, частотой, амплитудой ЦАП и АЦП: работают с сигналами которые хар-ся частотой, фазой, амплитудой-

2 зн-я нижней и верхней амплитудой (логический 0 или 1).Комбинационная логика- простая логика. 1)Дизьюнкторы, коньюнкторы, инверторы 2) триггеры 3)дешифраторы 4) регистры сдвига 5) счетчики 6) коммутаторы и цифровые ключи 7) БИС: а) специализированные и периферийные б) запоминающие устройства в) микропроцесорные БИС специализированные: генераторы тактовых сигналов, схемы упр-я информац-ми шинами

ОЗУ: а) статические (SRAM интегр.триггеры, после записи в них инф-ии до отключения питания) Дост-ва: высокое быстродействие Нед-к: малая плотность размещения элементов памяти на кристалле. б) динамического типа (DRAM интегр. конд-ры, требуют периодической регенерации заключ. в периодическом считывании данных со всех ячеек памяти и повторной записи в те же ячейки. Дост-ва: высокая удельная плотность размещения элементов на кристалле

Нед-к: низкое быстродействие в) ПЗУ (ROM) при отключении питания инф-я не уничтожается масочного типа; однократно программируемые ПЗУ, перепрограммируемые ПЗУ (с электронным стиранием или у/ф стиранием) масочные: в ЗУ инф-я записывается на этапе пр-ва (ген-ры символов) однократно программируемые: для записи конечным пользователем (запись подачей высокого напр-я на ячейку куда хотят записать, в рез-те она меняет свое

состояние на противоположное и неизменно) перепрограммируемые: позволяют стирать и записывать новую инф-ю поср-ом эл. сигналов или у/ф. Flash память - укороченные циклы и амплитуда записи Для обычных ПЗУ подача при записи сигналов повышенного напр-я и сохранение их в течении длительного времени, полный цикл записи минуты, десятки минут) Для FLASH циклы записи соизмеримы с циклами чтения, позволяет использовать их аналогично некоторым типам

ОЗУ. Микропроцессорные БИС для построения устройств выполняющих в составе системы арифметические, логические и другие функции, работая при этом в соответствии с определенным потоком команд. МП БИС: универсальные (мп которые выполняют все функции центрального процессора, т.е. все основные функции по управлению системой и выполнению логических и арифметических операций и диагностике) Специализированные(мп рассчитанные на решение в составе системы конкретной задачи, иногда достаточно

узкой, как правило под управлением центрального: арифметический сопроцессор, процессор in-out, часть сигн. процессоров) Ар. сопроцессор для высокоэффективного исполнения операций с плавающей запятой. In-out для эффективного выполнения операций связанных с вводом и выводом инф-ии в системе. Центральный процессор не просто разгружается от этих операций но и работает // с выполнением других задач Сигн. проц. для эффективной обработки сигналов (цифр и аналог)

Секционированные МП бис большие интегральгые схемы на основе которых можно собрать процессор любой разрядности и любого назн-я. Универс. процессор по функциям: 1)для задач упр-я и измерений малой мощности и 1 кристальные микроЭВМ и микроконтроллеры 2)для вычислит. задач небольшой мощности 3)для сложных мультизадачных систем обработки графики ,в работе с базами данных Под процессором понимается устр-во, предназначенное для выполнения вычислительных логических и управляющих операций, работающее под управлением потока команд

посл-но и самостоятельно извлекаемых из памяти и в общем случае состоящее из 2 основных блоков: АЛУ и УУ АЛУ: выполнение ар и лог операций УУ: работа всех остальных узлов, управляет потоками информации МПС действия определенными командами, сов-ть команд – программа. З.У. для хранения программ и обработки инф-ии – данными. Память из блоков одинакового размера – ячеек, ячейка из 0 или 1. bit

Кол-во эл-ов ячейки-разрядность. Кол-во ячеек памяти в ЗУ – емкость инф-я 8 bit =1b 210-1024-1k 220-1M 230-1Г 232 байт- необходимое количество линий адреса для обращения к памяти УВВ преобразования данных для ввода (вывода ) Создать вычислительную систему можно на любых компонентах, однако если функции этой системы определяются комбинацией входов и выходов блоков, то такая система не процессор- система на жесткой или комбинационной

логике. Процессор- программируемая логика- логика фон-Неймана Цикл фон-Неймана:1) фаза выборки команды из памяти 2)дешифрация команды и выработка управляющих сигналов 3)изменение счетчика команд (блок в составе устройства управления в котором хранится адрес следующей команды) 4)фазы выполнения команды Если процессор выполнен с использованием средств интегральной технологии то в результате получим прибор с высокой степенью миниатюризации- микропроцессор.

МикроЭВМ- конструктивно законченное вычислительное устройство, построенное на основе микропроцессорного комплекта БИС или модулей в отдельном корпусе и имеющее свой источник питания, пульт управления, узлы ввода и вывода инф-ии, что позволяет использовать его в качестве автономного независимого работающего устройства со своим ПО. Микропроц.БИС совокупность специально разработанных отдельных МП и других и.с. совместимых по своим конструктивно технологическим данным и функционально достаточным

для построения законченной схемы. Входят: МП бис, БИС ЗУ,in-out инф-ии, БИС микропрогр.упр-я В зависимости от решаемых задач как в виде отд.БИС, так и в виде одной БИС-chipset. МПС- собрание в единое целое совокупность взаимодействующих БИС,МПК и модулей, иногда дополненное БИС из других МПК, организованное в рабочую систему- ВУ с МП для обработки информации. если >2 процессоров то микропроцессорная

система. Микроконтроллер - функциональный блок выполненный на основе БИС МПК и оформленный в виде платы или отдельной БИС, которая может выполнять роль МикроЭВМ встраиваемой в изм. прибор или другую аппаратуру. Контроллер программируемые и нет. Основные характеристики МПБИС 1.Функциональное назначение 2.Технология изготовления(быстродействие и энергопотребление) (p-моп,

n-моп, КМОП, КНС, ТТЛ, ТТЛШ, ИИЛ, ЭСЛ) 3.Разрядность- длина информационного слова которое может быть обработано мп за один цикл. Разрядность совпадает как правило с числом внутренних регистров общего назначения. как фиксируемая так и наращиваемая(секционированные мп), обычно кратна 2. 4.Емкость адресуемой памяти (возможность по взаимодействию с внешней памятью) хар-ся разрядностью шины адреса мп если емкость 10разр то емкость 210-1К 5.Принцип управления либо программное(с жесткой логикой) микропрограммное(с хранимой

в памяти логикой) секционированное(с наращиваемым набором команд) 6. Ширина шины данных возможности обмена мп с внешними устройствами, какой длины инф.слово может быть считано мп или выдано во внешнее устройство. МП ША ШД Разрядность 8080 16 8 8 8086 20 16 16 8088 20 8 16 80286 24 16 16 DX 32 32 32 486 32 32 32 p 32 64 32 p2 32 64 32 p3 32 64 32 Быстродействие: 1) количество операций в секунду 2) тактовая частота 3)время машинного цикла 4)время

выполнения операций над данными нах-ся в А Эл-е параметры МП БИС(в стат и дин режиме): 1)кол-во ист-ов питания и их напр-я 2) потребляемый ток 3)входная и выходная емкость 4)время задержки прохождения сигнала 5)сопр-е нагрузки Нагрузочная способность: вых.током и емкостью, кол-во входов подсоединенных к 1 выходу. Спец.требования: темп.диапазон функц. и хранения масса устойчивость к э/м воздействиям устойчивость

к вибрац. нагрузкам в определенном диап-не частот устойчивость к линейным нагрузкам и ударам с определенной длит-ю надежность наработка на отказ коэф-т готовности (время перевода системы из хранения в функционирование) интенсивность отказа Понятие архитектуры программируемой БИС Под архитектурой средств вычислительной техники (с-м, сетей, эвм, отд.вычислительных устройств, узлов элементной базы ) обычно подразумевается многоуровневая организация на каждом уровне которой выделенные

структурные единицы (эл-ты и связи), а также установленные способы взаимодействия м/у элементами, внешней средой и доругими иерархическими уровнями Виды обмена 1)Синхронные обмены (безусловный) 2)Асинхронный (условный) 3)Асинхронно-синхронный Синхронные обмены сигналы управления адреса и данные выставляются и принимаются в строго определенные промежутки времени, задаваемые синхронизатором обмена. Синхронизатор- ист-к, приемник, внешняя схема. Дост-ва: высокая скорость которая определяется 1)допустимой

частотой синхронизатора 2)св-ми линий связи 3)быстродействием ист-ка и приемника 4)простота средств обмена Нед-к обмена: нельзя осущ-ть обмен между модулями у которых ср-ва обменаобеспечивают различную скорость приема передачи инф-ии Асинхронный наличие 3 фаз 1фаза инициализации (инициатор обмена посылает запрос на обмен и проверяет готовность партнера к обмену) 2фаза выполнение осущ-ся после проверки гот-ти партнера к обмену или получения сигнала подтверждения источник  приемнику 3фаза подтверждение

приемник подтверждает получение инф-ии Асинхронно-синхронный фаза инициализации присутствует, а передача данных по принципу синхронного обмена старт бит D0 D7 Стоп бит пока нет передачи 1, 0 начало передачи, а затем с какой то частотой считываются 0 и 1 в бите и стоп-бит 1. Дост-ва: высокая достоверность обмена, возможность организации обмена между модулями с различным быстродействием Нед-ки: низкая скорость чем синхронного (в разы) более сложная организация

аппаратных средств для поддержки исп-ся спец. устр-ва контроллеры и интерфейсы Контроллер- программируемая БИС ориентированная на управление обменом м/у модулями системы, шинами или внешними устройствами. Особенность контроллеров- работа по заданному алгоритму. Алгоритм как жестко задан в самом контроллере, так и извлекаемым из внешней памяти самостоятельно без участия процессора. Возможность программирования. Настройка контроллера осуществляется записью в их

внутренние регистры специальных управляющих слов- лова-инциализации. Загрузка- обеспечивает работу контроллера по тому или иному уровню. Слова инициализации обеспечивают начальную конфигурацию контроллера. Для переключения в другой режим дополнительные слова- операционные. Интерфейсы Устройства пассивно поддерживающие обмен, но не управляющие им.

Адаптеры могут быть программируемыми. Контроллеры прерывания, шин, прямого доступа к памяти, динамической памяти. Примеры адаптеров: универсальный асинхронно-синхронный, приемопередатчик-интерфейс связи по последовательному каналу. программируемые // интерфейс. Контроллер клавиатуры и индикации. Методы инициализации обменов: 1)право инициализировать обмен предоставляется 1 модулю-

МП, которая ведет последовательный опрос других модулей системы выявляя готового к обмену. В этом случае модули должны иметь средства индикации своей готовности к обмену. Либо отдельные выводы, либо доступные для чтения внутренние регистры такого модуля – полмип( ) Дост-ва: простота аппаратных средств неэффективность процессора 2)обмен по прерыванию право инициировать обмен предоставляется нескольким(всем) модулям систем наиболее важное значение в системах реального

времени Средства реализующие обмен по прерыванию: 1)подсистемы прерывания и распределенные в нескольких модулях системы 2)средства внутренних прерываний, программных и внешних Внутреннее прерывание – это прерывание, происходящее в результате событий, локализованных внутри модуля системы, например деление на 0 или перегрев модуля. Функции внутренних прерываний 1.Распознавание события 2.Сохранение текущего процесса 3.Загрузка счетчика

команд начальным адресом подпрограммы обслуживания данного прерывания Программные прерывания – инициируются специальными командами внутри исполняемой программы, при выполнении которых: 1.В специальной области памяти запоминается состояние текущего процесса, т.е. содержимое регистров общего назначения, состояние флагов. 2.Счетчик команд загружается адресом подпрограммы обработки прерывания, причем этот адрес содержится в самом коде команды.

Внешние прерывания – генерируются в результате событий, происходящих вне модуля системы. Средства, обслуживающие внешние прерывания, должны выполнять следующие функции: 1.Фиксация запросов на прерывания, поступивших от внешних источников. 2.Если запросов несколько, то определение запроса, который следует обслужить (выявление наиболее приоритетного запроса). 3.Идентификация источника, пославшего запрос.

4.Анализ текущего процесса на предмет его прерывания. 5.Запоминание состояния текущего процесса. 6.Передача управления подпрограмме обслуживания запросов. 7.Возврат, т.е. восстановление состояния текущего процесса и передача ему управления. В зависимости от способа реализации этих функций, подсистемы классифицируются следующим образом: I. 1.С маскированием 2.Без маскирования. Под маскированием понимается запрет

II. 1.безприоритетные (обслуживаются в порядке поступления) 2.приоритетные (в соответствии с назначенными приоритетами) Приоритетные прерывания бывают с фиксированными приоритетами и с изменяемыми приоритетами (циклические изменения). Фиксированные приоритеты назначаются один раз, иногда на аппаратном уровне, и в процессе работе не меняются. Изменяемые подразумевают возможность изменять приоритеты входов в процессе работы. Суть циклического сдвига: a)при обслуживании определенного прерывания, после завершения

программы, приоритет прерывания становится младшим, все остальные циклически сдвигаются. 0 1 2 3 4 5 6 7 4 5 6 7 0 1 2 3 7 0 1 2 3 4 5 6 b)по окончании обслуживания i-го прерывания, младший приоритет назначается k-му, все остальные сдвигаются. III. 1.Одноуровневые – вновь приходящие прерывания не фиксируются и не исполняются до завершения текущего прерывания. 2.Многоуровневые – допускают вложение подпрограмм обработки прерываний, т.е. допускают прерывание

подпрограммы обслуживания запросом от более приоритетного источника, а также возможность фиксации прерывания от менее приоритетных источников с последующим их исполнением. (существует понятие уровня важности прерывания, т.е. сколько раз текущая программа может прерываться). IV.Динамически маскируемые прерывания – в этих системах имеется возможность динамически менять приоритеты входов для того, чтобы обеспечить возможность обслуживания прерываний от источников с меньшим приоритетом.

V. 1.Векторные – запрос от каждого устройства обслуживается своей подпрограммой обработки прерывания, т.е. имеется вектор входа. 2.Безвекторные – передача управления происходит на фиксированный адрес, независимо от того, какой источник прислал запрос. Два варианта: a)источников полно и все одинаковые b)после прихода запроса на прерывание, подпрограмма обработки исследует возможные источники прерывания, определяет пославшего запрос и выполняет соответствующую

ему подпрограмму обработки. Понятие прямого доступа к памяти (ПДП). В вычислительных системах часто возникает задача пересылки блоков информации большого объема между внешними устройствами и памятью, например перезапись данных из памяти системы (оперативной) на жесткий диск, либо считывание с него в память, или обмен между памятью и экраном графического дисплея, а также прочее. Обычно обмен в МП системе ведется через МП, т.е. информационные слова от одного источника (например

памяти) считываются в регистры МП (аккумулятор), далее из МП переписываются в приемное устройство. Для блоков большого размера такой механизм не эффективен, поэтому используется механизм ПДП. При этом управление обменом передается специальному контроллеру, который называется контроллером ПДП (КПДП) Контроллер автоматически управляет шиной данных, шиной адреса и управления, переключает источники и приемники, соответственно на считывание и запись, автоматически инкрементирует

адрес на шине адреса и ведет подсчет циклов передачи. Механизм обслуживания ПДП следующий: При организации ПДП блок данных должен быть непрерывным. Два метода организации ПДП: 1.Метод полного занятия цикла – при полном занятии цикла МП после запроса на ПДП переходит в состояние «захват», т.е. информационно отключается от шины данных

и шины адреса (переводит соответствующие выводы в z-состояние) и находится в таком состоянии до тех пор, пока обмен команд ПДП не завершится. 2.Метод частичного занятия цикла – при методе частичного занятия цикла, используется тот факт, что МП занимает шину передачи данных только небольшое время, в основном работая в соответствии с программой, выполняя вычислительные и другие операции. КПДП следит за состоянием процессора и начинает обмен только тогда, когда процессор освобождает шину.

Как только процессору снова нужна шина данных КПДП приостанавливает обмен до момента, когда шина снова освободится. Достоинства метода полного занятия – максимально возможная скорость обмена, ограничиваемая быстродействием самих МП БИС и пропускной способностью информационных магистралей. Недостатки – недостаточная управляемость системой сверху. Достоинства метода частичного занятия цикла – система сохраняет полную управляемость.

Недостатки – более низкая скорость обмена, чем при полном занятии, зависящая кроме основных причин также от выполняемой процессором программы. Понятие интерфейса. Под интерфейсом в широком смысле слова понимают совокупность всех средств (не только технических), обеспечивающих взаимодействие между структурными единицами и уровнями системы. При этом, если средства обеспечивают обмен, т.е. взаимодействие между различными уровнями системы,

то такой интерфейс называется внешним, если взаимодействие осуществляется между структурными единицами одного уровня, то такой интерфейс называется внутренним. В более узком смысле интерфейс – это техническое средство, через которое производится обмен между модулями системы и внешними модулями или шинами с определенным назначением входов-выходов с заданной совокупностью сигналов управления данных адреса с установленными длительностями сигналов, уровнями с определенным

порядком следования сигналов, совместимостью входов и выходов по нагрузочной способности, т.е. с установленными правилами проведения обмена (протоколами). Интерфейс микропроцессора Для включения МП в МПС установлен единый унифицированный интерфейс, т.е. это совокупность всех правил, обеспечивающих взаимодействие устройств МПС, а именно: 1.Аппаратные средства соединения устройств (разъемы, связи) 2.Номенклатура и характер этих связей 3.Программные

средства, обеспечивающие взаимодействие устройств 4.Временные диаграммы, описывающие характер сигналов 5.Описание электрофизических параметров сигналов Для связи МП с УВВ и памятью используются по 3 основных информационных магистралей: 1.магистраль адреса 2.магистраль данных 3.магистраль управления В реальных системах магистрали для УВВ и памяти рассматриваются как единые магистрали.

Взаимодействие между МП и внешними устройствами осуществляется через информационные магистрали. Информационная магистраль – это совокупность проводников шин или кабелей, физические свойства кторых позволяют передать ВЧ информационные сигналы. Информационные магистрали характеризуются: 1.функциональным назначением 2.разрядностью 3.пропускной способностью 4.способом изготовления Функционально делятся на: 1.магистрали адресов 2.магистрали данных 3.магистрали управления

При этом система может быть организована таким образом, что любая из этих магистралей может делится на группу локальных и системных магистралей. Разрядность – количество однотипных проводников, по которым в один и тот же момент времени передаются однотипные сигналы. Это применимо к магистралям адреса и данных. Пропускная способность характеризуется либо информационным параметрами (количество бит в секунду или байт в секунду), либо электрическими параметрами (частота,

сопротивление, емкость). По направленности магистрали делятся на: 1.однонаправленные (данные передаются в одну сторону) 2.двунаправленные (данные передаются как в одну, так и в другую сторону) 3.разнонаправленные Иногда используют понятие мультиплексированная магистраль – это магистраль, которая в некоторые моменты времени одну функцию, а в другие – другую. Есть магистраль с третьим состоянием и без третьего состояния.

Магистрали с третьим состоянием обеспечивают возможность их отключения от других магистралей – это реализуется за счет электронных устройств, подключаемых к этим магистралям. Методы управления подсистемами ввода-вывода и памяти. Из-за различия в быстродействии и интерфейсе между модулями памяти и внешними устройствами, выделяются: 1.средства обмена между МП и памятью – подсистема управления памятью 2.средства обмена с внешними устройствами

– подсистема ввода-вывода Обычно средства управления этими подсистемами распределяют между МИ и специализированными БИС (интерфейсами и контроллерами). При этом существует два основных подхода к управлению обменом между МП, памятью и устройствами ввода-вывода. 1.управление памятью и внешними устройствами в разделенном адресном пространстве. 2.раздельное управление памятью и внешними устройствами

Характеристики магистрали: 1.магистраль адреса – однонаправленная магистраль, на которой МП генерируются сигналы кода адреса. Остальные устройства, подключенные к этой магистрали только воспринимаю сигналы адреса, непрерывно провода операции микрораспознавания. Разрядность магистрали определяется количеством шин. Количество адресов, формируемых на этой магистрали, может быть определено следующим образом:

N=2ma. Адреса могут относится к адресам ячеек памяти и/или к адресам внутренних регистров устройств ввода-вывода. Таких регистров два типа: 1)регистры данных 2)регистры управления/статуса (состояния) 2.магистраль данных – двунаправленная магистраль, т.е. данные по ней передаются как от МП к памяти или внешним устройствам, так и обратно. Направление передачи определяется типом выполняемой

МП программы, физически формированием соответствующих сигналов управления. При выполнении команд записи в память или внешнее устройство, формируется сигнал управления (запись в память), (во внешнее устройство). Черточка – активное состоянии сигнала «0». Разрядность магистрали данных обычно кратна разрядности МП и часто с ней совпадает. Пример: Процессор 8080 является 8-разрядным.

8086 – 16-ти разрядный, шина данных – 16 разрядная, 8088 – 16-ти разрядный, шина данных – 8-ми разрядная. Магистрали адреса и данных имеют возможность перехода в третье состояние. 3.Магистраль управления – по этой магистрали передаются сигналы управления, формируемые МП и некоторыми устройствами ввода-вывода, а также сигналы синхронизации, формируемые внешним или внутренним

генератором (синхронизатором). т.о магистраль управления представляет собой совокупность однонаправленных шин, часть из которых предназначена для передачи сигналов от МП, часть к МП. У каждого МП и БИС, входящих в его комплект существует своя система управляющих сигналов, однако, часть сигналов является общей для всех микропроцессорных систем (МПС). Набор этих сигналов образует интерфейс МП. 1)RESET (RST) – сигнал сброса – по этому сигналу, который

подается на вход МП на прямую, либо через формирователь, происходит сброс системы в начальное состояния. МП начинает выполнять программу с начального адреса. 2)CLK (CLC, CLOCK) – сигналы внутренней синхронизации – сигналы, вырабатываемые внутренним или внешним генератором, обеспечивающие синхронизацию обмена в МПС. 3)Сигналы управления чтением и записью. При этом различают чтение, запись для памяти и сигналы

чтения, записи для УВВ. a), – формируются МП на отдельных выводах при выполнении команд чтения памяти или запись в память, поступают на микросхему памяти, по этим сигналам производится запись данных в ячейку памяти по указанному адресу, либо чтение данных из ячейки памяти также по указанному адресу. Если МП «хочет» записать в ячейку памяти по адресу 100, на А формируется 100, на D – передаются данные. – высокий уровень (чтение) – низкий уровень (запись)

Если МП «хочет» прочитать: – низкий уровень – высокий уровень Если МП не обращается к памяти – высокий уровень – высокий уровень Сигналы MEMR, MEMW (чтение памяти, запись памяти) формируются в МП на основе выполняемых МП команд при обращении к памяти. Сигналы IOP, IOR также формируются МП при обращении к внешним устройствам.

Т.о. для каждого набора управляющих сигналов имеется свой набор команд. Сигналы IRQ – это сигналы запросов на прерывание от внешних устройств, формируется контроллерами и адаптерами внешних устройств, поступают на вход подсистемы прерываний. Задача подсистемы прерывания – зафиксировать запрос, выявить приоритетный, сформировать сигнал INT для МП блока и ждать его реакции. МП, получив сигнал

INT, анализирует текущий процесс, выявляет возможность прерывания этого процесса и если возможность имеется, то сохраняет данные о текущем процессе в памяти системы и переходит в состояние обслуживания прерывания. О переходе в это состояние информирует. Подсистема прерываний, получив сигнал INTA, передает по шине данных в МП вектор прерывания (либо адрес, либо число). Назначение селектора адреса (СА) – сформировать сигнал

выбора отдельных микросхем (чипов), входящих в МПС. Сигналы, которые формируются СА называются Chip Select(CS). Входными сигналами для СА являются старшие разряды МА. Выходными – CS. Каждая адресуемая микросхема в МПС имеет свой вход CS. Если на этом входе высокий уровень, то микросхема не доступна ни для чтения,

ни для записи, ее входы находятся в третьем состоянии. Виды адресации МПС 1.неявная 2.непосредственная 3.прямая 4.прямая регистровая 5.косвенная 6.косвенная регистровая 7.индексная 8.базовая 9.относительная 10.адресация с авто увеличением /уменьшением (с инкрементированием и декрементированием) 11.стековая 12.страничная 13.сегментная 14.виртуальная 1.Неявная адресация – способ, при котором местонахождения операнда или команды фиксировано, т.е. в коде команды адрес операнда не

указывается, тем не менее операция с ним производится. Базовая логическая структура однокристального микропроцессора. Обеспечить нагрузочную способность шины данных и возможность третьего состояния этих шин. Регистр флагов фиксирует в своих разрядах текущее состояние микропроцессора, результат выполнения операции, как правило, арифметической. Текущие режимы управления.

Формат регистров признаков у каждого регистра свой. Флаги: S(Sign) – характеризует результат выполнения операции. Если результат был «+», то 0, если «-», то 1. Z(Zero) – устанавливается в «1», если результат вычисления «0» (в некоторых процессорах отображается результат аккумулятора). P (Parity) – флаг четности – устанавливается таким образом, что общее число единиц всегда четно (нечетно).

C(Carry) – флаг переноса – устанавливается в «1» при операции сдвига влево или вправо. При сдвиге влево в этот флаг переносится значение старшего разряда, вправо – младшего. Может использоваться как признак переполнения, т.к. устанавливается в «1» , если в результате выполнения арифметической операции результат оказался больше формата информационного слова. АС – флаг дополнительного переноса – устанавливается в «1», если в результате выполнения арифметической

операции произошел перенос «1» из разряда D3 в D4, либо D4→ D3. ПЗУ – хранит постоянные «00», «06», «60», «66» используется для операций двоично-десятичной коррекции после выполнения операции DAA при необходимости получения двоично-десятичного числа. БМУС (блок местного управления и синхронизации) – в этом блоке формируются все сигналы управления как внутренние, так и внешние. РгК (регистр команд) – хранит коды команд извлеченной памяти системы.

ДшК (дешифратор команд) – дешифрирует для блока управления. Ак (аккумулятор) – регистр, в который помещается результат любой арифметической операции. Регистр аккумулятор полностью программно не доступен, поэтому используется не только как хранилище результата, но и как регистр общего назначения. Для микропроцессора аккумуляторно – регистровой архитектуры единственной точкой назначения результата арифметической операции является аккумулятор.

Для микропроцессора регистрово – регистровой архитектуры такой точкой может быть любой другой регистр общего назначения. Блок регистров общего назначения – это набор ячеек быстродействующей памяти, доступной как для чтения, так и для записи, расположенных непосредственно на кристалле, то есть в непосредственной близости от АЛУ. Все регистры имеют свои символические имена. В кодах команд используются коды регистров. Формат команды.

0 0 0 0 1 0 1 0 СОЗУ – сверх оперативное запоминающее устройство. Блок регистров специального назначения – набор регистров, обеспечивающих различные режимы адресации. В зависимости от сложности процессора набор этих регистров может быть различным. Сюда входят регистры адреса, индексные, сегментные регистры, а также регистр словосостояния процесса, счетчик команд, регистр указатель стека, регистр команд.

Ряд регистров может быть доступен как для чтения, так и для записи, некоторые регистры только для чтения, регистр адреса не для чего не доступен. Регистр – счетчик команд (РС или IP). Особенность – в счетчике команд хранится адрес или часть адреса следующей команды. Для того, чтобы изменить последующее выполнение программы достаточно изменить содержимое счетчика команд. Это делается: а) автоматически (процессор автоматически изменяет содержимое счетчика команд), б) программно,

то есть содержимое счетчика команд изменяется за счет исполнения команды вызова подпрограммы или команды обработки прерывания, либо за счет явной записи нового значения счетчика команд. Регистр словосостояния процесса (PSW) – характеризует текущее состояние, в некоторой степени подобен регистру флага, то есть каждый раздельный разряд характеризует различное состояние. Формат слова специфичен для каждого типа процессора.

Регистр флагов характеризует результат операций, произведенных в АЛУ, а словосостояние характеризует текущий исполняемый процесс. Регистр указатель стека. Под стеком понимается область памяти, то есть совокупность ячеек организованных так, что обращение к ней происходит в некоторой последовательности. Сущность принципа обращения к стеку: 1)LIFO (Last

In First Out) – в SP хранится адрес (верхушка) стека (чтение стека идет сверху и поочередно). При чтении стека идет его опустошение. 2)FIFO (First In First Out) – организована работа по принципу очереди. Стек организованный по принципу LIFO в первую очередь используется при вызове подпрограмм, при обработке внешних и внутренних прерываний и в других случаях по решению программиста.

Команды записи в стек характеризуются коротким временем выполнения, так как организованы по принципу неявной адресации – за счет этого запись в стек (память) некоторого слова данных производится значительно быстрее, чем запись этого же слова данных при использовании другого способа адресации. Стек – область памяти, которую указывает программист. Виды адресации. 20 SPHL – команда неявной адресации.

При непосредственной адресации операнд находится непосредственно в формате команды. (А)&#8592;(А) + #data (неявная и непосредственная адресация). При прямой адресации операнды извлекаются из памяти по адресу, который хранится в команде. Пример : STA < DA DDR>. Если адрес указан в виде символа в дальнейшем распознаваемого компилятором, то такая адресация является символической прямой адресацией. Если задается в виде явного адреса, то такая адресация называется

абсолютной. Пример : STA 0B00 – содержимое аккумулятора поместить в 0В00. код операции адрес 00111010 (двоичный код) 3А(шестнадцатеричный код ) 0В00 (строка в памяти) 3А 000В – запись команды на машинном языке. 2) IN KBRD – загрузка с пятого порта (непосредственная адресация) IN 05 1101 1011 D B Прямая регистровая адресация. При этом виде в коде команды хранится имя регистра, в котором находится операнд, то есть в качестве адреса используется имя или код регистра.

Пример: MOV RBD, RBS (RBD)&#8592;(RBS) 01 ddd sss Если нужно перенести (скопировать) из регистра С в В (В&#8592;С) , то (В) – 000 (С) – 001 01  000  001 команда адрес В адрес С пересылки **** MOV RBD, data 8 – в регистр приемник поместить восьмиразрядные данные. 00 ddd 110 data 8 – прямая регистровая адресация.

MOV C, 03h – число 03 переносится в регистр С. 00 001 110 03h Косвенная адресация. Операнд из памяти извлекается через другую ячейку памяти (иногда через неё же), то есть косвенно. В формате команды находится указатель адреса ячейки памяти. При выполнении команды с косвенной адресацией происходит два обращения к памяти: с начала по указателю адреса извлекается адрес ячейки, в которой находится операнд, затем по этому адресу сам операнд.

Такой механизм позволяет не меняя кода команды, то есть не перекомпилируя программу, манипулировать данными модифицируя только содержимое ячейки памяти, на которую указывает указатель адреса. Косвенная адресация может быть как одноуровневой, так и многоуровневой, то есть указатель адреса указывает на ячейку памяти, в которой находится второй указатель адреса, который в свою очередь указывает на операнд. Пример (косвенная неявная регистровая адресация):

MOV M, RBS – переслать данные из байтового регистра источника. ((HL)) &#8592; (RBS) A – 111 B – 000 C – 001 D – 010 E – 011 H – 100 L – 101 0111 0sss (0B00) &#8592;(D) (H) &#8592;0B (L) &#8592; 00 (HL) &#8592; 0B00 0111 0010 &#8592;72h 7 2 Индексная адресация Обеспечивает удобство работы с массивами данных. Адрес операнда вычисляется суммированием адреса первого элемента массива и некоторого целого положительного

смещения индекса, который хранится в индексном регистре. Адрес первого элемента массива хранится в формате команд. Базовая адресация.(БА) Адрес операнда вычисляется суммированием содержимого базового регистра с положительным или отрицательным смещением, которое задается в формате команды. БА позволяет обеспечить переместимость в памяти программ, что особо важно для программ, использующих

абсолютно прямую адресацию. Относительная адресация. При этом виде в качестве базового регистра выступает счетчик команд, т.е. это разновидность базовой адресации, при которой базовый регистр задается неявно. Используется при выполнении условных переходов вызовов подпрограмм и возвращения подпрограмм. Это разновидность косвенной регистровой адресации ближе к индексной адресации, при которой после, либо

перед выполнением команды содержимое регистра с адресом операнда увеличивается или уменьшается на фиксированное значение. Это значение зависит от разрядности процессора и механической адресации этого процессора. Способ применяется при организации циклов и в операциях со строками. Стековая адресация. Разновидность косвенной регистровой адресации с автоинкрементированием или автодекрементированием, при которой регистр с указателем адреса операнда задается неявно.

Ячейку памяти, на которую указывается содержимое такого неявно заданного регистра, называют стека, а сам регистр называют указателем стека, т.о. осуществляется специальный доступ к области памяти, который называется стек. Говорят, что стек работает на автоувеличение, если содержимое указателя стека после записи в стек увеличивается, и на автоуменьшение, при уменьшении. Граничная адресация. Была введена с целью уменьшить длину команд и следовательно увеличить быстродействие

процессора. При этом в формате команды хранится 2 параметра: 1)номер страницы, к которой идет обращение и 2)адрес внутри страницы, т.е. смещение относительно адреса начала страницы. Память при этом можно рассматривать в виде набора страниц, при этом у каждой страницы имеется свой начальный адрес. Сегментная адресация. При ней вводится в структуру процессора набор регистров специального назначения, которые называются

сегментными. Разрядность у этих регистров такая же как у регистров общего назначения. Назначение: в них хранятся старшие разряды полного физического адреса, к которому обращается процессор. Кроме этого в формировании адреса участвуют дополнительные регистры специального назначения. Полный физический адрес формируется на основе адреса сегментного и дополнительного регистра. Сегментная адресация была использована в процессоре 8086.

Параграф. Под параграфом понимают минимально возможное смещение между 2-мя соседними сегментами (16 адресов). Виртуальная адресация. Была развита из сегментной и страничной. В основе лежит динамическое перераспределение страниц и сегментов памяти. Т.о. следует, что одним и тем же логическим адресам используемым пользователем системы (операционная система, программа, приложения) соответствуют физические адреса (различные) памяти.

Т.о. происходит постоянное перераспределение адресов, используемых пользователем и реальных физических адресов в системе. Возможны варианты, когда система использует физические адреса, которые даже не имеют физически реализованной памяти, т.е. происходит внутрисистемное аппаратное переключение модулей памяти, подключенных к шине адреса. Виртуальная адресация была развита из сегментной и страничной адресаций. В основе виртуальной адресации лежит динамическое перераспределение страниц и сегментов памяти, что

одним и тем же логическим адресам используемым пользовательской системой (операционной системой, программой, приложением, физическим пользователем) соответствуют различным физическим адресам памяти. Т.о. происходит постоянное распределение адресов, используемых пользователем и реальных физических адресов системы. Возможны варианты, когда система использует физические адреса, 2-ые даже не имеют физической реализации памяти, т.е. происходит внутри системы аппаратное переключение

модулей памяти, подключенных к шине адреса. Область использования: отображение, память, свопинг, кеширование памяти, использование теневой памяти. Кеширование заключается в перемещении наиболее часто используемых данных из более медленной памяти в более быструю, т.е. наиболее востребованные данные оказываются в наиболее быстродействующей области памяти. Существует несколько уровней кеширования. Самый нижний уровень – внешний кеш (дисковый). Реализуется также как и слот.

Следующий – кеш 2-го уровня (L2), следующий – кеш 1-го уровня (L1). Дисковый кеш реализуется во внешней памяти (магнитный носитель), L2 реализуется в динамической памяти системы, L1 реализуется в статической памяти системы. Наиболее быстродействующая – статическая память. Механизм кеширования заключается в следующем: в процессе исполнения программы ей требуются некоторые данные, находящиеся во внешней памяти.

В основной памяти динамические части формируются таблицей, аналогичные ассоциативным таблицам при слоттинге. В ней указываются местонахождения наиболее часто используемых программой данных на внешнем носителе. По мере восстребованности часть этих данных перемещается в динамическую память, в область отведенную под кеш L2. Наиболее часто используемые данные из этой группы перемещаются в статическую память, т.е. в область отведенную под L1. Т.о. в процессе исполнения с начало проверяется наличие данных в

L1, если их нет тогда в L2, если и там нет то обращение к дисковому кешу, если и там нет, то обращение к данным по общим принципам. Теневая память связана с физическим перемещением данных из более медленой в более быструю. Ее особенности – происходит обмен между постоянной памятью системы, по входящей в основную память системы и оперативной памятью, также входящей в основную. Отображаемая память (EMS)(Expanded Memory). В ней перемещение данных не происходит, а происходит аппаратное

переключение модулей памяти за счет либо дополнительных аппаратных средств, либо средств самого МП. Необходимость в отображаемой памяти возникла когда возможности адресации, реализованные в операционной системе MS DOS перестали удовлетворять требованиям разработчиков ПО. MS DOS позволяет организовывать 1 Мбайт адресов. Подключение клавиатуры и индикации к микропроц. системе (мпс) клавиатура – одно из основных средств

ввода. устройство вывода получ. сигналы с блока центрального процессора. основные задачи: определение факта положения некоторой клавиши; идентификация клавиши (определение номера клавиши); передача управления на соответствующую подпрограмму (обработка нажатия клавиши). первые две задачи записываются как программно-аппаратными так и аппаратными средствами. 3-я – программами. кроме того решаются дополнительные задачи: устранение дребезга контактов; определение количества одновременно нажатых клавиш и их идентификация;

выявление истинно нажатой клавиши при случайном нажатии нескольких клавиш. основной метод организации клавиатуры – матрица m &#61620; n, n – кол-во строк, m – кол-во столбцов. Сопряжение клавиатуры с микроЭВМ осуществляется с помощью устройств ввода–вывода (портов), либо с помощью специализированных контроллеров клавиатуры. Контроллер клавиатуры самостоятельно формирует маску сканирования, т.е. автоматически сканирует строки матрицы, счит. состояние столбцов матрицы, выявляют факт нажатия,

устраняют спорные ситуации (двойное нажатие, дребезг кл.), формируют скан – код клавиши, формируют сигнал запроса на прерывание МП. Далее МП по этому запросу считывает из контроллера скан – код клавиши. Под маской сканирования понимают код формируемых на входе матрицы, в которой все разряды имеют значения 1, за исключением одного. Процесс сканирования заключается в период. задаче на входы матрицы маски сканирования. При этом на каждом последовательном шаге маска сканирования смещается (посм. прогр.)

При считывании с вых. клавиатуры формируется скан – код клавиши. В скан – коде кодируется номер строки и столбца, в которых была нажата клавиша. Этот код в дальнейшем считывается МП и обрабатывается программными средствами. Алгоритм опроса клавиатуры Вывод данных на индикацию Стандартным устройством вывода является индикатор представляющий из себя набор светодиодов, размещенных

в корпусе т.о что образуют матрицу сегментов. Организация подсистемы прерывания МПС с использованием специального контроллера Существует 2 основных метода инициализации обмена между микропроцессором и внешними устройствами: 1) метод последовательного опроса внешних устройств микропроцессором (полинг); 2) метод обмена по сигналам прерывания. При организации обмена по прерыванию используется как средство обработки прерываний встроенный в МП, так и специализированные устройства (контроллеры

прерывания). Как правило МП имеют небольшое количество входов прерывания (1, 2 входа). Поэтому при необходимости обработки прерываний от большого кол-ва источников используются контроллеры прерываний. Их основные функции: 1) фиксация внешнего прерывания; 2) выявление его предмета; 3) формирование запросов для МП; 4) принятие подтверждения от МП о готовности обслуживания прерывания;

5) передача МП адреса подпрограммы обслуживания данного прерывания (сама подпрограмма находится в опер. памяти, либо указывается на данный адрес); 6) отслеживание очередности прерываний для выполнения след. прерывания. Кроме того такой контроллер может использоваться для маскирования прерываний, организации циклического сдвига приоритетов (изменение по циклу), организация поллингового обмена, организация каскадирования системы прерываний. Контроллер может находиться в одном из трех состояний:

1) Состояние программирования. В этом состоянии МП программно по шине данных (ШД) с указанием адреса внутренних регистров контроля записывает в контроллер специально обученные слова: слова инициализации (ICW), c помощью них контроллер настраивается на один из возможных режимов работы, в них указывается основная схема включения контроллеров (ведомые или одиночные), указывается наличие ведомых контроллеров, указывается принцип формирования вектора прерываний.

2) Холостое состояние. В этом состоянии контроллер может находиться неограниченно долго, пока не поступит внешнее прерывание. 3) Состояние обслуживания прерывания. В этом состоянии контроллер переходит после прихода на один из входов IRQ запроса на прерывание, от внешнего устройства – сигнал высокого уровня (с 0 на 1). У контроллера Х59 переход к прерыванию происходит по уровню.

У контроллеров других архитектур происходит переход по уровню и по фронту, в зависимости от настройки. Алгоритм обработки пришедшего прерывания После прихода прерывания контроллер во внутреннем регистре: 1) выявляет необходимость обработки этого прерывания IMR (замаскирован под или нет); 2) фиксирует прерывание IRR; 3) выявляет приоритет запроса ISR. Если поступил запрос в то время, как обслуж. другой запрос,

то пришедший запрос либо ставиться в очередь до совершения обслуживания текущего прерывания. Если его приоритет ниже чем приоритет текущего, либо передается МП для прерывания текущего запроса, если его приоритет выше. Передача процессору прерывания происходит след. образом: на выходе INT формируется запрос на прерывание контроллером (сигнал высокого уровня), и поступает на выход

INT процессора. Если МП разрешены прерывания, то процессор переходит к контекстному переключению. Второе заключается в следующем: 1) фиксируется наличие внешнего прерывания; 2) производится аппаратно – программная процедура сохранения текущего процесса (если процесс можно прервать). При этом в специальной области памяти – стеке сохраняются основные параметры прерывания процесса и сохраняется адрес возврата к прерванному процессу.

После этого формируется сигнал INTA для контроллера. В ответ на сигнал INTA контроллер по ШД передает вектор подпрограммы обработки данного прерывания, т.е. передает адрес подпрограммы, находящийся в памяти системы. Вектор контроллером вычисляется на основе информации, записанной в контроллер с помощью ICW. Вычисленный адрес подпрограммы обслуживания данного прерывания поступает в счетчик команд

МП и начинается обработка прерываний. Организация обмена по // каналу связи. Отличие // от последовательного заключается в том, что информационные и управляющие слова м/у источником и приемником передаются по группе линий связи, при этом каждому разряду информационного или управляющего слова соответствует своя отдельная линия. Т.о. все слова передаются за один цикл обмена. При последовательном обмене инф. и упр. слова передаются по одной линии связи побитно.

По // каналу используются адаптеры (интерфейсы). С помощью этих адаптеров обеспечивается как синхронный так и асинхронный обмен. Типовая структура адаптера. КР580ВВ55 Структура включает в себя 3 самостоятельных 8 разрядных программируемых порта ввода/вывода, каждый из которых может быть раздельно настроен либо на ввод/вывод, при этом порт С может рассматриваться как 2 четырехразрядных порта, также раздельно настраиваемых либо на ввод либо

на вывод. Настройка осущ-ся загрузкой управляющего слова по шине данных по адресу присвоенному данному адаптеру в системе. Адрес определяется на магистрали адреса (2 младших разряда А0,А1) и сигналом CS(chip select) CS формируется дешифратором (селектором) адреса из старших разрядов полного адреса микросхемы. При записи управляющего слова блоком центрального процессора формируется сигнал WRITE (либо I/OW,MEMW). С помощью управляющего слова порты настраиваются на 1 и трех управляющих

режимов:0, 1, 2. 0- основной режим ввода/вывода - однонаправленный синхронный обмен. В этом режиме адаптер как 3 самостоятельных 8 разрядных порта вывода-ввода. Либо как 2 восьмиразр. и 2 четырехразр. Режим обмена однонаправленный - либо ввод либо вывод. Если необходимо изменит направленность порта, то требуется загрузить управляющее слово. В режиме 0 дин. сигналов управления не требуется. 1- режим однонаправленного асинхронного обмена по

прерыванию (стробируемый ввод/вывод) для передачи данных используется порт А и порт Б . Порт С для формирования сигналов управления асинхронным обменом. Режим однонаправленный т.е. порты работают либо на ввод либо на вывод. Разряды порта С для следующего набора управляющих сигналов. РС ввод в порт вывод в порт 0 INTR B INTR B 1 IBF

B OBF B 2 STB B ACK B 3 INTR A INTR A 4 STB A 5 IBF A 6 ACK A 7 OBF A при выводе из порта сигнал INTR передается в подсистему прерывания МПС после завершения процесса считывания данных из порта в приемник. IBF- формируется после записи данных в порт, предназначен для порта источника, для исключения возможности попытки записи следующей порции данных, до считывания

МП следующей порции. OBF – выходной буфер заполнен, формируется портом источника, фактически является сигналом записи в порт-приемник , формируется в ответ на исчезновение сигнала IBF. STB - запись в порт приемника ACK – подтверждение, принимается источником интерпретируется как подтверждение приема данных приемником. Задача: передать данные из системы 1 в систему 2. Интерфейс связи параллельный канал. Характер связи однонаправленный.

Вид обмена асинхронный. Размерность канала 8. Интерфейс обеспечивается программируемыми параллельными адаптерами ППА: в системе 1 – функции передатчика, в системе 2 – функция приемника. Обмен происходит следующим образом: НПА настраивает порт 1 на передачу загрузки управляющих слотов. Загрузка осуществляется по шине данных (внутренней) с помощью команд записи в порт (OUT). При этом порт настраивается на режим «1» (однонаправленный асинхронный обмен) в подрежим вывод.

Далее порт переходит в состояние ожидания загрузки данных из МП. МП2 настраивает порт также, как режим «1», но в поддержании ввода в порт. Процесс настройки аналогичен, как в системе 1. После этого порт-приемник переходит в ожидание данных из внешнего канала данных. Для обращения к портам, МП-ры формируют сигнал адреса, формируется на магистрали адреса.

Сигнала формируются селектором адреса. Операции записи/ чтения стробируются сигналами сигналами и . Обмен протекает следующим образом: МП1 по ШД записывает в порт-передатчик (1) - байт данных, запись производится с помощью команды записи (I/OW) при этом формируется сигнал (см. к системе 1). По сигналу байт данных записывается во внутреннем регистре порта и поступает на выводы порта, т.е. он появляется на входах приемника (порта). Во внутренний регистр порта-приемника данные еще не поступили.

На выводе передатчика формируется сигнал низкого уровня, что означает, что выходной буфер заполнен, этот сигнал поступает на вход -приемника (см к схеме 2). По сигналу байт с входных выводов приемника записывается во внутренний регистр приемника. Далее формируется сигнал -высокий уровень, который будет поддерживаться до тех пор, пока МП2 не считает данные из регистра приемника. Этот сигнал поступает на вход

АСК передатчика (см к сх1) и запрещает возможность формирования сигнала «запрос на прерывание» для МП1 (INTR к МП1). В порту приемника по этому запросу МП1 записывает в передатчик следующий байт данных. Тем самым исключается возможность потери данных в приемнике из-за следующий записи, до того как МП2 считает данные преемника. На выводе INTR приемника формируется запрос на прерывание на

МП2 (см сх2). МП2 начиная (в процессе) обслуживание этого запроса на прерывание, МП2 – команда чтения порта (например IN) считывает данные из регистра приемника. Данные считываются по ШД. При этом формируется сигнал (см сх2). По этому сигналу считывается сигнал и сигнал запроса на прерывание, чтобы не было повторного обслуживания. На этом прием закончен, т.е байт данных в МП поступил. - сигнал с выхода поступает на вход

АСК – передатчика, по этому сигналу формируется запрос на прерывание для МП1 (см сх1). По запросу на прерывание МП может повторить цикл записи (передачи) сигнала (если это нужно). Режим 2 – двунаправленный асинхронный обмен по прерыванию. В этом режиме используется только порт А, порт B в этом режиме работать не может. Обмен происходит практически также как в режиме 1.

Его канал связи двунаправленный и используется весь набор управляющих сигналов, как системы 1, так и системы 2.