--PAGE_BREAK--
3. Разработка принципиальной электрической схемы
3.1 Центральный процессор КР580ВМ80А
Рис 3.1 Центральный процессор КР580ВМ80А
Центральный процессорный элемент КР580ВМ80А является функционально законченным однокристальным параллельным 8-разрядным микропроцессором с фиксированной системой команд. В состав БИС входят: 8-разрядное арифметико-логическое устройство (ALU); регистр признаков (RS), фиксирующий признаки, вырабатываемые ALU в процессе выполнения команд; аккумулятор (А); блок регистров для приема, выдачи и хранения информации в процессе выполнения программ, содержащий программный счетчик (РС), указатель стека (SP), регистр адреса (RGA), шесть регистров общего назначения (B, C, D, E, H, L) и вспомогательные регистры (W и Z); схема управления и синхронизации (CU), формирующая последовательности управляющих сигналов для работы ALU и блока регистров; 16-разрядный буферный регистр адреса (ВА); 8-разрядный буферный регистр данных (BD).
Таблица 3.1 Назначение выводов микросхемы КР580ВМ80А
Вывод
Обозначение
Тип
вывода
Функциональное назначение выводов
1, 25-27,
29-40
A10, A0-A2, A3-A9, A15, A12-A14,A11
Выходы
Канал адреса
2
GND
-
Общий
3-10
D4-D7, D3-D0
Входы/
Выходы
Канал данных
11
UIO
-
Напряжение источника смещения
12
SR
Вход
Установка в исходное состояние, сброс триггеров разрешения прерывания и захвата шины
13
HLD
Вход
Захват
14
INT
Вход
Вход сигнала — запрос прерывания
15,22
С2, С1
Входы
Вход фаз 1 и 2
16
INTE
Выход
Выход сигнала — разрешение прерывания
17
RC
Выход
Прием информации
Вывод
Обозначение
Тип
вывода
Функциональное назначение выводов
18
TR
Выход
Выдача информации
19
SYN
Выход
Сигнал синхронизации
20
UCC1
Напряжение питания +5В
21
HLDA
Выход
Выход сигнала — подтверждение захвата
23
RDY
Вход
Сигнал «Готовность»
24
WI
Выход
Сигнал «Ожидание»
28
Ucc2
-
Напряжение питания +12В
3.2 Генератор тактовых импульсов КР580ГФ24
Рис 3.2Генератор тактовых импульсов КР580ГФ24
ГТИ формирует тактовые импульсы частотой до 2.5мГц, амплитудой 12 В, тактовые импульсы амплитудой до 5 В для ТТЛ-схем, а также некоторые управляющие сигналы для микропроцессорной системы. Генератор тактовых сигналов состоит из генератора опорной частоты, счетчика-делителя на 9, формирователя фаз С1, С2 и логических схем. Для работы ГТИ необходимо подключение внешнего кварцевого резонатора с частотой колебаний в 9 раз больше чем частота выходных тактовых импульсов ГТИ.
Назначение выводов микросхемы приведено в таблице 3.2.
Таблица 3.2. Назначение выводов микросхемыКР580ГФ24
Вывод
Обозначение
Тип вывода
Функциональное назначение выводов
1
SR
Выход
Установка в исходное состояние микропроцессора и системы
2
RESIN
Вход
Установка 0
3
RDYIN
Вход
Сигнал «Готовность»
4
RDY
Выход
Сигнал «Готовность»
5
SYN
Вход
Сигнал синхронизации
6
C
Выход
Тактовый сигнал, синхронный с фазой С2
7
STB
Выход
Стробирующий сигнал состояния
8
GND
—
Общий
9
UCC2
Вход
Напряжение питания +12В
10
C2
Выход
Тактовые сигналы — фаза С2
11
C1
Выход
Тактовые сигналы — фаза С1
12
OSC
Выход
Тактовые сигналы опорной частоты
13
TANK
Вход
Вывод для подключения колебательного контура
14,15
XTAL1,
XTAL2
Вход
Выводы для подключения резонатора
16
UCC1
Вход
Напряжение питания +5В
3.3 Системный контроллер и шинный формирователь КР580ВК28
Рис 3.3 Системный контроллер и шинный формирователь КР580ВК28
Системный контроллер и шинный формирователь КР580ВК28 предназначен для фиксации слова-состояния МП, выработки системных управляющих сигналов, буферизации шины данных МП и управлением передачи данных. Системный контроллер формирует управляющие сигналы по сигналам состояния микропроцессора при обращении к ЗУ: RDи WR; при обращении к УВВ: RDIOи WRIO, а также обеспечивает прием и передачу 8-разрядной информации между каналом данных микропроцессора по выводам D7-D0 и системным каналом по выводам DB7-DB0. Регистр состояния по входному сигналу STBфиксирует информацию состояния микропроцессора в первом такте каждого машинного цикла. Дешифратор управляющих сигналов формирует один из управляющих сигналов в каждом машинном цикле: RD, WR, RDIO, WRIO, INTA. Асинхронный сигнал BUSENуправляет выдачей данных с буферной схемы и управляющих сигналов: при напряжении высокого уровня все выходы микросхемы переводятся в высокоомное состояние.
Назначение выводов микросхемы приведено в таблице 3.3.
Таблица 3.3. Назначение выводов микросхемы
Вывод
Обозначение
Тип вывода
Функциональное назначение выводов
1
STB
Вход
Стробирующий сигнал состояния (от ГТИ)
2
HLDA
Вход
Подтверждение захвата
3
TR
Вход
Выдача информации
4
RC
Вход
Прием информации
5,7
9,11,
13,16,
18,20,
DB4,DB7,
DB3,DB2,
DB0,DB1,
Вход/выход
Канал данных системы
6,8,10,
12,15,17,
19,21
D4,D7,D3,
D2,D0,D1,
D5,D6
Входы/выходы данных со стороны МП
14
GND
—
Общий
22
BUSEN
Вход
Управление передачей данных и выдачей сигналов
23
INTA
Выход
Подтверждение запроса прерывания
24
RD
Выход
Чтение из ЗУ
25
RD IO
Выход
Чтение из УВВ
26
WR
Выход
Запись в ЗУ
27
WR IO
Выход
Запись в УВВ
28
UCC
Вход
Напряжение питания +5В
продолжение
--PAGE_BREAK--3.4 Буферный регистр КР580ИР82
Рис 3.4 Буферный регистр КР580ИР82
Буферный регистр КР580ИР82, выполняет роль буфера между МП и шиной данных. Буферный регистр КР580ИР82 представляет собой 8-разрядный параллельный регистр с трехстабильными выходами. Обладает повышенной нагрузочной способностью.
Таблица 3.4. Назначение выводов микросхемы
Вывод
Обозначение
Тип вывода
Функциональное назначение выводов
1
D0-D7
Вход
Информационная шина
2
OE
Вход
Разрешение передачи (управление 3-м состоянием)
10
GND
—
Общий
11
STB
Вход
Стробирующий сигнал
12-19
Q0-Q7
Выход
Информационная шина
20
UCC
—
Напряжение питания +5В
3.5 Параллельный интерфейс КР580ВВ55А
Произведя запись управляющего слова в РУС, можно перевести микросхему в один из трех режимов работы. При подаче SRРУС устанавливается в состояние, при котором все каналы настраиваются на работу в режиме 0 для ввода информации. Формат управляющего слова определения режима работы показан в таблице 3.51.
Параллельный интерфейс КР580ВВ55А предназначен для ввода/вывода параллельной информации различного формата. БИС программируемого параллельного интерфейса (ППИ) может использоваться для сопряжения микропроцессора со стандартным периферийным оборудованием.
В состав БИС входят: двунаправленный 8-разрядный буфер данных (BD), связывающий ППИ с системной шиной данных; блок управления записью/чтением (RWCU), обеспечивающий управление внешними/внутренними передачами данных, управляющих слов и информации о состоянии ППИ; три 8-разрядных канала ввода/вывода (PA, PB, PC) для обмена информацией с внешними устройствами. Режим работы каждого из каналов определяется содержимым регистра управляющего слова (РУС).
Таблица 3.51 Формат управляющего слова, определяющего режим работы:
Разряд УС
Значение разряда УС
Задаваемый режим работы
D7
1
-
D6D5
00
Режим 0 для канала ВА и 4-7 разрядов канала ВС
01
Режим 1 для канала ВА и 4-7 разрядов канала ВС
1X
Режим 2 для канала ВА и 4-7 разрядов канала ВС
D4
Вывод из канала ВА
1
Ввод в канал ВА
D3
Вывод из 4-7 разрядов канала ВС
1
Ввод в 4-7 разряд канала ВС
D2
Режим 0 для канала ВВ и 0-3 разрядов канала ВС
1
Режим 1 для канала ВВ и 0-3 разрядов канала ВС
D1
Вывод из канала ВВ
1
Ввод в канал ВВ
D0
Вывод из 0-3 разрядов канала ВС
1
Ввод в 0-3 разряды канала ВС
Рис 3.5 Параллельный интерфейс КР580ВВ55А
Назначение выводов микросхемы приведено в таблице 3.52.
Таблица 3.52. Назначение выводов микросхемы
Вывод
Обозначение
Тип
Вывода
Функциональное назначение
вывода
1-4,
37-40
BA3-BA0,
BA7-BA4
Входы/
Выходы
Информационный канал А
5
RD
Вход
Чтение информации
6
CS
Вход
Выбор микросхемы
7
GND
-
Общий
8,9
A1,A0
Вход
Младшие разряды адреса
10-17
BC7-BC4
BC0-BC3
Входы/
Выходы
Информационный канал C
18-25
BB0-BB7
Входы/
Выходы
Информационный канал B
26
Ucc
-
Напряжение питания
27-34
D7-D0
Входы/
Выходы
Канал данных
35
SR
Вход
Установка в исходное состояние
36
WR
Вход
Запись информации
В нашем случае получено управляющее слово 89h– 10001001 – переводит DD7 в режим ввода/вывода (режим 0). Соответственно данное УС определяет: каналы ВА и ВВ – вывод, а все восемь бит канала ВС – ввод.
3.6 Постоянное запоминающее устройство КР556РТ7
Рис 3.7 Постоянное запоминающее устройство КР556РТ7
Микросхема представляет собой однократно программируемое постоянное запоминающее устройство ёмкостью 16 к (2к8) с тремя состояниями на выходе. Предназначено для хранения программы работы устройства и констант.
Таблица 3.61. Таблица истинности
Наличие перемычки в матрице
Состояние входа
Состояние
выхода
Операция
ESE1
ESE2
ESE3
Есть
1
1
0
Чтение
Независимо от наличия
Любая другая комбинация
Z
Хранение
Нет
0
1
1
1
Чтение
Таблица 3.62. Назначение выводов микросхемы
Вывод
Обозначение
Тип вывода
Функциональное назначение
выводов
1,2,3,4,5,6,7,8,
21,22,23
A0,A1,A2,A3,A4,
A5,A6,A7,A8, A9,A10
Входы
Адресные входы
9,10,11,13,14,
15,16,17,
D0,D1,D2,D3,D4,
D5,D6,D7
Выходы
Выходы данных
12
GND
-
Общий
18,19,20
ESE3, ESE2,
Входы
Входы разрешения выборки
24
Ucc
-
Напряжение питания
3.7 Оперативное запоминающее устройство КР537РУ8А
Рис 3.8 Оперативное запоминающее устройство КР537РУ8А
Микросхема представляет собой статическое оперативное запоминающее устройство ёмкостью 16 кбит (2к8).Предназначено для хранения стека и переменных величин.
Таблица 3.71. Таблица истинности
Вход
Вход/выход
Режим работы
CS1
CS2
WR/RD
1
1
X
Третье состояние
Хранение
0
1
X
Третье состояние
Хранение
1
0
X
Третье состояние
Хранение
1
Выход
Считывание
0
0
0
Вход
Запись
Таблица 3.72. Назначение выводов микросхемы
Вывод
Обозначение
Тип вывода
Функциональное назначение выводов
1-8,19,22,23
A7,A6,A5,A4,A3,
A2,A1,A0,A10, A9,A8
Входы
Адресные входы
9-17
D0,D1,D2,D3,D4,
D5,D6,D7
Выходы
Выходы данных
12
GND
-
Общий
18,20
Входы
Входы выборки кристалла
21
WR/WD
Входы
Вход разрешения записи считывания
24
Ucc
-
Напряжение питаания
3.8 Дешифратор возбуждения одноразрядного семисегментного цифрового светодиодного индикатора АЛС324А
Рис 3.10 Дешифратор возбуждения одноразрядного семисегментного цифрового светодиодного индикатора АЛС324А
Микросхема состоит из 7 узлов, формирующих управляющий сигнал для одного из семи сегментов индикатора.
Таблица 3.81. Назначение выводов микросхемы
Выход
Обозначение
Тип вывода
Функциональное назначение выводов
2, 3, 4, 5
A2, A1,A3, A0
Входы
Входы BCD чисел
6
DF
Вход
8
GND
-
Общий
9-14,15
a, b, c,
d, e,
f,g
Выходы
Семисегментные выходы “a”, “b”, “c”, “d”, “e”
“f”, “g”
1
DF0
Выход
16
Ucc
Напряжение питания
Таблица 3.82. Таблица истинности
Входы
Выходы
5
3
2
4
9
10
11
12
13
14
15
0
0
0
0
1
1
1
1
1
0
1
1
0
0
0
0
1
1
0
0
0
0
0
1
0
0
1
1
0
1
1
1
0
1
1
0
0
1
1
1
1
0
1
0
0
0
1
0
0
1
1
0
0
1
1
1
0
1
0
1
0
1
1
0
1
1
0
1
1
0
1
0
1
1
1
1
1
1
1
1
0
0
0
0
1
1
1
1
0
0
0
1
1
1
1
1
1
1
1
1
0
0
1
1
1
1
1
0
1
1
0
1
0
1
0
0
0
1
1
0
1
1
1
0
1
0
1
1
0
1
1
1
0
0
1
1
1
1
0
0
1
1
1
1
0
1
1
1
1
1
0
1
1
1
0
1
1
1
0
0
0
0
0
1
0
1
1
1
1
0
0
0
0
0
0
0
продолжение
--PAGE_BREAK--