Полтавський ВійськовийІнститут Зв’язку
Кафедра схемотехніки радіоелектроннихсистем
ЛЕКЦІЯ
ОБЧИСЛЮВАЛЬНА ТЕХНІКА ТАМІКРОПРОЦЕСОРИ
Мікропроцесорні системи.
Контролери в телекомунікаціях.
Мікроконтролери RISCархітектури.
Полтава – 2006
Навчальна література:
1. Мікропроцесорна техніка: Підручник/ Ю.І.Якименко та інш. – К.: ІВЦ Політехніка; Кондор, 2004. с. 379-395.
2. Схемотехніка електронних систем: У з кн.Кн. 3. Мікропроцесори та мікро контролери: Підручник/ В.І. Бойко, А.М. Гуржій,В.Я. Жуйков та ін. – 2-е вид. – К: Вища шк., 2004. с. 338 – 356 с.
ВСТУП
CISC МК характеризуються досить розвиненою системою команд, наприклад,МК серії і80х51 мають 111 команд. Однак аналіз програм показав, що 20% зних використовується в 80% випадків, а дешифратор команд займає більше 70%площі кристалу. Команди достатньо складні і виконуються за різний час. Тому урозробників виникла ідея скоротити кількість команд, надати їм єдиний формат ізменшити площу кристала, тобто використати RISC (Reduced InstructionSet Computer) архітектуру.
Особливістю МК, виконаних за RISC архітектурою, є те, щовсі команди виконуються за один-три такти, тоді як у CISCконтролерах – за один-три машинних цикли, кожний зяких складається з кількох тактів, наприклад для і80х51– з 12 тактів. Тому RISC контролерімають значно більшу швидкодію. Однак повніша система команд CISC контролеріву деяких випадках сприяє економії часу виконання певних фрагментів програми таекономії пам’яті програм.
1. Особливості МК RISC архітектури
У процесорах з RISC-архітектурою набір команд, що виконуються,скорочений до мінімуму. До МК із RISC-процесором відносяться МК AVR фірмиAtmel, МК PIC16 і PIC17 (Peripheral Interface Controller)фірми Microchip і інші.
RISC МК мають наступні характерні риси.
1. Всі команди мають формат фіксованої довжини (наприклад,12, 14 або 16 біт).
2. Вибірка команди з пам'яті і її виконання здійснюється заодин цикл (такт) синхронізації, що ілюструється рис. 1.
/>
Рис. 1. Паралельні вибірки і виконання інструкцій.
3.Система команд процесора припускає можливість рівноправного використання всіх регістрів процесора. У МК ізRISC-процесором усі регістри (часто й акумулятор) розташовуються поадресах, що явно задаються. Це забезпечує додаткову гнучкість при виконанніряду операцій.
На перший погляд, МК із RISC-процесором повинні мати більшвисоку продуктивність у порівнянні з CISC МК при одній і тій же тактовійчастоті внутрішньої магістралі ВКМ. Однак на практиці питання пропродуктивність більш складне і неоднозначне.
По-перше, оцінка продуктивності МК за часом виконання команд різних систем(RISC і CISC) не зовсім коректна. Звичайно продуктивність МП і МК прийнято оцінюватичислом операцій пересилання «регістр-регістр», що можуть бути виконані протягомоднієї секунди. У МКіз CISC-процесором час виконання операції «регістр-регістр» складає від1 до 3 циклів, що, здавалося б, уступає продуктивності МК із RISC-процесором. Однак прагненнядо скорочення формату командRISC-процесора приводить до змушеного обмеження числа доступних в одній команді регістрів. Так,наприклад, системою команд МК PIC16 передбаченаможливість пересилання результату операції тільки в один із двох регістрів — регістр-джерелооперанда або робочий регістр. Таким чином, операція пересилання вмісту одного здоступних регістрів в іншій (не джерело операнда і не робочий) потребує використаннядвох команд. Така необхідність часто виникає при пересиланні вмісту одного зрегістрів загального призначення (РЗП) в один з портів МК. У той же час, усистемі команд більшості CISC-процесорів присутні команди пересиланнявмісту РЗП в один з портів введення-виведення. Тобто більш складна системакоманд іноді дозволяє реалізувати більш ефективний спосіб виконання операції.
По-друге, оцінка продуктивності МК по швидкості пересилання«регістр-регістр» не враховує особливостей конкретного реалізованого алгоритмукерування. Так, при розробці швидкодіючих пристроїв автоматизованого керуванняосновну увагу варто приділяти часу виконання операцій множення ірозподілу при реалізації рівнянь різних передаточних функцій. А приреалізації пульта дистанційного керування побутовою технікою варто оцінювати часвиконання логічних функцій, що використовуються при опитуванні клавіатури ігенерації послідовної кодової посилки керування. Тому в критичних ситуаціях,що вимагають високої швидкодії, варто оцінювати продуктивність на множині тихоперацій, що переважно використовуються в алгоритмі керування і мають обмеженняза часом виконання.
По-третє, необхідно ще враховувати, що зазначені в довідковихданих на МК частоти синхронізації звичайно відповідають частоті кварцовогорезонатора, що підключається, у той час як тривалість циклу центральногопроцесора визначається частотою обміну по ВКМ. Співвідношення цих частотіндивідуально для кожного МК і повинно бути прийняте в розрахунок припорівнянні продуктивності різних моделей контролерів.
2. Однокристальні AVR-мікроконтролери
АрхітектуруRISC МК розглянемо на прикладі AT90S 2313. Це малопотужний восьмирозрядний КМОП МК, заснований на розширеній AVRRISC-архітектурі. Він належить до сім’ї AVR-МК загальногопризначення і створений дослідницьким центром фірми Atmel Corp. (Норвегія).Взагалі у номенклатуру групи AT90S входять пристрої з ПЗП від 1 до 8Кбайт, з різною перефірією, кількість виводів від 8 до 48. Всього випускаєтьсятри сім’ї AVR-МК – Tiny, Classic, Mega. МК Tiny –найдешевші і мають найпростішу структуру, Mega – найпотужніші, а Classic– займають проміжне положення між ними.
Цей МК сімейства Classic виробляється за технологією високощільноїенергонезалежної пам'яті компанії Atmel. Вбудована внутрішньосистемноперепрограмованафлеш-пам’ять дозволяє перепрограмувати пам'ять програм безпосередньо усерединісистеми через послідовний інтерфейс SPI за допомогою простогопрограматора або за допомогою автономної програми в завантажувальному секторі.Завантажувальна програма може використовувати будь-який інтерфейс для завантаженняприкладної програми у флеш-пам’ять. Програма в завантажувальному секторіпродовжує роботу в процесі відновлення прикладної секції флэш-памяти, тим самимпідтримуючи двохопераційність: читання під час запису. За рахунок об’єднаннявосьмирозрядного. RISC ЦП з внутрішньосистемносамопрограмованою флеш-пам’яттюв одній мікросхемі, МК дозволяє досягти високого ступеня гнучкості й ефективноївартості при проектуванні більшості додатків вбудованого керування.
Основніхарактеристики МК AT90S 2313
– 133 інструкцій, більшість з яких виконуються за один машиннийцикл;
— Продуктивність: 1 млн. операцій у секунду/Мгц, що дозволяєпроектувальникам систем оптимізувати співвідношення енергоспоживання ішвидкодії.
– Вбудований пристрій множення виконує множення за 2 машиннихцикли.
— Енергонезалежна пам'ять програм 1Кбайт х 16.
– Зносостійкість перепрограмованої флеш-пам’яті: 1000 циклівзапис/стирання.
– Зносостійкість EEPROM (128 байт): 100000 циклів запис/стирання.
– Вбудований статичний ОЗП ємністю 128 байт.
–Можливість адресації зовнішньої пам'яті розміром до 64 кбайт.
– Програмований захист коду програми.
– Інтерфейс SPI для внутрішньо системного програмування
— Два 16-розрядних таймера-лічильника.
– 8 каналів 8-розрядного аналогово-цифрового перетворення.
– Послідовний інтерфейс, орієнтований на передачу даних у байтномуформаті.
– Програмований сторожовий таймер з вбудованим генератором.
– Вбудований аналоговий компаратор.
Основніриси архітектури МК AT90S 2313
Взаємодія ядра та периферійних пристроївМК AT90S 2313 зображена на рис. 2. Основна функція ядра ЦП полягає в гарантуваннікоректності виконання програми. Крім цього, ЦП повинний мати можливість адресуватисядо різних видів пам'яті, виконувати обчислення, керувати периферійними пристроямий обробляти переривання.
/>
Рис. 2. Функціональна схема архітектуриAVR.
Зметою досягнення максимальної продуктивності і паралельності виконання операційв AVR-МК використовується Гарвардська архітектура з роздільними пам'яттюі шинами програм і даних. Команди в пам'яті програм виконуються з однорівневоюконвеєризацією. У процесі виконання однієї інструкції наступна попередньозчитується з пам'яті програм. Дана концепція дозволяє виконувати однуінструкцію за один машинний цикл.
Регістровий файл зі швидким доступоммістить 32 x 8-розрядних робочих регістрів загального призначення зоднотактовим циклом доступу. Завдяки цьому досягнута однотактність роботи АЛП(див. рис. 3). При звичайній роботі в АЛП спочатку з регістрового файлузавантажується два операнда, потім виконується операція, а після результатвідправляється назад у регістровий файл і все це відбувається за один машиннийцикл. Шість регістрів з 32 можуть використовуватися як три 16-розряднихрегістра непрямої адреси для ефективної адресації в межах пам'яті даних. Один зцих покажчиків адреси може також використовуватися як покажчик адреси длядоступу до таблиці перетворення у флеш-пам’яті програм. Дані 16-разр. регістриназиваються X-регістр, Y-регістр і Z-регістр.
/>
Рис. 3. Однотактність роботи АЛП.
АЛП підтримує арифметичні і логічніоперації між регістрами, а також між константою і регістром. Крім того, АЛПпідтримує дії з одним регістром. Після виконання арифметичної операції регістрстатусу (прапорів) обновлюється для відображення результату виконання операції.Прапори цього регістра в більшості випадків дозволяють відмовитися відвикористання інструкцій порівняння, роблячи код програми більш компактним ішвидким. Крім того, архітектурою МК підтримуються операції множення зі знаком ібез знака і дробовим форматом.
Для розгалуження програми підтримуються інструкції умовних і безумовнихпереходів і викликів процедур, що дозволяють безпосередньо адресуватися в межахадресного простору. Більшість інструкцій являють собою одне 16-розрядне слово. Кожнаадреса пам'яті програм містить 16- або 32-розрядну інструкцію. Пам’ять програмрозділена на два сектори: сектор програми початкового завантаження і секторприкладної програми. Обидва сектори мають роздільні біти захисту від запису ічитання/запису. Оскільки всі AVR-інструкції є 16або 32-розрядними, флеш-пам’ять організована як 1 кбайт х 16. Програмний лічильник РС у МК є 16-розрядним, тому дозволяє адресувати до 64 кбайтпам'яті програм.
При генерації переривання і викликупідпрограм адреса повернення з програмного лічильника записується в стек. Стекефективно розподілений у статичному ОЗП пам'яті даних і, отже, розмір стекаобмежений загальним розміром статичного ОЗП і використовуваним його обсягом. Убудь-якій програмі відразу після скидання повинна бути виконана ініціалізаціяпокажчика стека (SP) (тобто перед виконанням процедур обробки перериваньабо викликом підпрограм). Покажчик стека – SP – доступний для читання ізапису у просторі введення-виведення.
Доступ до статичного ОЗП даних може бутилегко здійснений через 5 різних режимів адресації архітектури AVR івиконується за два машинних цикли відповідно до рис. 4.
МК містить 128 байт пам'яті даних типу EEPROM.
Гнучкий модуль переривань містить своїкеруючі регістри в просторі введення — виведення і має додатковий бітзагального дозволу роботи системи переривань у регістрі статусу. У всіхпереривань мається свій вектор переривання відповідно до таблиці векторівпереривань. Переривання мають пріоритет відповідно до позиції їхнього вектора.Переривання з меншою адресою переривання мають більш високий пріоритет.
Простір пам'яті введення — виведеннямістить 32 адреси з безпосередньою адресацією або може адресуватися як пам'ятьданих.
Таймери-лічильникиМК призначені для точного завдання часових інтервалів, генерації прямокутнихімпульсів і виміру часових характеристик імпульсних сигналів.
/>
Рис. 4. Часова діаграма доступу до вбудованогостатичного ОЗП даних.
Спеціальні можливості МК
– Скидання при подачі живлення і програмована схема скидання призниженні напруги живлення.
– Вбудований калібрований RC-генератор.
– Десять зовнішніх і внутрішніх джерел переривань.
— Програмний вибір тактової частоти.
— Шість режимів зниження енергоспоживання:
1.Режимхолостого ходу (Idle).
Зупиняє ЦП, але при цьому підтримуєроботу статичного ОЗП, таймерів-лічильників, SPI-порту і системипереривань У режимі холостого ходу допускається пробудження відбудь-якого зовнішнього або внутрішнього переривання, наприклад, припереповненні таймера.2.Режим зменшення шумів АЦП (ADC Noise Reduction).
Зупиняє ЦП і всі модулівведення-виведення, крім асинхронного таймера й АЦП для мінімізації імпульснихшумів у процесі перетворення АЦП. Вихід з даного режиму допускається не тількипри генерації запиту на переривання по завершенню перетворення АЦП, але і призовнішнім скиданні, скиданні по сторожовому таймері, скиданні принеприпустимому зниженні живлення, перериванні при виявленні встановленої адресина послідовній шині, перериванні по таймеру-лічильнику 0, перериванні по входахINT0, 1.3.Режим вимикання (Power-down).
У даному режимі припиняє роботузовнішній генератор, але в дії залишаються зовнішні переривання, спостереженняза адресою на послідовній шині і сторожовий таймер (за умови, що вониактивізовані). Вихід з даного режиму можливий тільки по зовнішньому скиданню,скиданню сторожовим таймером, скиданню супервізором живлення, перериванні повиявленні встановленої адреси на послідовній шині, перериванні по входах INT0,1. У даному режимі фактично відключена генерація всіх тактових частот, томуподальша робота модулів продовжується тільки в асинхронному режимі. 4.Економічний режим (Power-save).
Даний режим ідентичний режимові вимиканняза деякими виключеннями:
Якщо Т/С 0 тактується асинхронно, то віну режимі сну продовжить роботу. Вихід з режиму сну можливий по переповненнютаймера. У даному режимі зупиняються всі тактові джерела за виняткомасинхронних (clkASY), що працюють тільки разом з асинхронними модулями, у т.ч.Т/С 0 з дозволеною опцією асинхронного тактуваня.5.Режим чергування (Standby).
Кварцовий генератор продовжує роботу, аінша частина МК знаходиться в режимі сну. Даний режим характеризується малоюспоживаною потужністю, але при цьому дозволяє досягти самого швидкогоповернення в робочий режим (за 6 машинних циклів).6.Розширений режим чергування (Extended Standby).
В даному режимі основний генератор іасинхронний таймер продовжують працювати. Вихід з розширеного чергового режимувідбувається за шість машинних циклів.
Описані вище модулі складають так називаний базовий комплект МК івходять до складу будь-якого сучасного контролера. Очевидна необхідністьвключення до складу МК додаткових модулів, склад і можливості яких визначаютьсяконкретною розв'язуваною задачею. Серед таких додаткових модулів випливає,насамперед, відзначити:
· модулі послідовноговведення/виведення даних;
· модулі аналогового введення/виведення. Модулі послідовного введення/ виведення.Наявність ускладі 8-розрядного МК модуля контролера послідовного введення-виведення сталоостаннім часом звичайним явищем. Задачі, що вирішуються засобами модуляконтролера послідовного введення/виведення, можна розділити на три основнігрупи:
· зв'язок вбудованої мікроконтролерноїсистеми із системою керування верхнього рівня, наприклад, з персональним комп'ютером.Найчастіше для цієї мети використовуються інтерфейс RS-232C;
· зв'язок із зовнішніми стосовноМК периферійними інтегральними схемами, а також з датчиками фізичних величин з послідовнимвиходом. Для цих цілей використовуються інтерфейси I2C, SPI,а також нестандартні протоколи обміну;
· інтерфейс зв'язку з локальноюмережею в мультимікроконтролерних системах. У системах з числом МК до п'яти звичайновикористовуються мережі на основі інтерфейсів I2C, RS-232C і RS-485 із власними мережними протоколами високого рівня. У більш складних системах усе більшпопулярним стає протокол CAN.
З погляду організації обміну інформацією згадані типи інтерфейсів послідовногозв'язку відрізняються режимом передачі даних (синхронним або асинхронним), форматомкадру (число біт у посилці при передачі байта корисної інформації) і часовими діаграмамисигналів на лініях (рівні сигналів і положення фронтів при переключеннях).
Число ліній, по яких відбувається передача в послідовному коді, звичайнодорівнює двом (I2C, RS-232C, RS-485) або трьом (SPI, деякі нестандартні протоколи). Дана обставина дозволяє спроектувати модуліконтролерів послідовного обміну таким чином, щоб з їхньою допомогою наапаратному рівні можна було реалізувати кілька типів послідовних інтерфейсів. Прицьому режим передачі (синхронний або асинхронний) і формат кадру підтримуютьсяна рівні логічних сигналів, а реальні фізичні рівні сигналів для кожногоінтерфейсу одержують за допомогою спеціальних інтегральних схем, що називаютьприйомопередатчиками, конверторами, трансиверами.
Серед різних типів вбудованих контролерів послідовного обміну, щовходять до складу 8-розрядних МК, склався стандарт «де-факто» — модуль UART(Universal Asynchronous Receiver and Transmitter). UART — це універсальнийасинхронний приемопередатчик. Однак більшість модулів UART, крімасинхронного режиму обміну, здатні також реалізувати режим синхронної передачіданих.Модулі аналогового введення/ виведення.
Найпростішим пристроєм аналогового введення в МК є вбудований компараторнапруги. Компаратор порівнює вхідну аналогову напругу з опорним потенціаломVREF і встановлюєна виході логічну «1», якщо вхідна напруга більше опорної. Їх зручніше за усевикористовувати для контролю визначеного значення вхідної напруги, наприклад, утермостатах. Компаратор дозволяє реалізувати на МК інтегруючий АЦП.
Однак більш широкі можливості для роботи з аналоговими сигналамидає АЦП, вбудований у МК. Найчастіше він реалізується у виді модуля багатоканальногоАЦП, призначеного для введення в МК аналогових сигналів з датчиків фізичнихвеличин і перетворення цих сигналів у двійковий код.
Власне АЦП виконаний по методу послідовного наближення. Практичноу всіх моделях 8-розр. МК розрядність АЦП також складає 8 розрядів. Відповідно,формат представлення результатів виміру АЦП — однобайтовий. Тривалість такту перетвореннязадає генератор синхронізації: один цикл дорівнює двом періодам частоти генератораtADC. Час перетвореннядля типових модулів АЦПМК складає від одиниць до десятків мікросекунд.
Момент завершення кожного циклу перетворення відзначається установкоютригера готовності даних. Якщо переривання від модуля АЦП дозволені, тогенерується запит на переривання. Як правило, читання регістра результатускидає тригер готовності.
Більшість модулів АЦП мають тільки режим програмного запуску:установка одного з бітів регістра режиму запускає черговий вимір. Найбільшуніверсальні модулі АЦП мають також режим автоматичного запуску, при якомупісля завершення одного циклу перетворення негайно починається наступний. Однакдані виміри кожного циклу повинні бути лічені програмним способом.
Цифро-аналогові перетворювачі в складі МК є великоюрідкістю. Функція ЦАП реалізується засобами модуля програмованого таймера врежимі ШІМ. На одному з виводів МК формується високочастотна імпульсна послідовністьз регульованою тривалістю імпульсу. Отриманий сигнал згладжується фільтром нижніхчастот на операційному підсилювачі.
Розширення адресованої пам’яті МК.
Характеристики інтерфейсу зовнішньої пам’ятідозволяє використовувати його не тільки для підключення до зовнішнього статичногоОЗП або флеш-пам’яті, але і в якості інтерфейсу з зовнішніми периферійними пристроями,наприклад, ЖК- дисплеї, АЦП і ЦАП. Після дозволу зовнішньої пам’яті (XMEM)стає доступним адресний простір за межами внутрішнього статичного ОЗП через визначенідля цієї функції виводи. Інтерфейс складається з:
/> AD7:0: Мультиплексована молодша шина адреси/шина даних.
/> A15:8: Старша шина адреси.
/> ALE: Строб адреси зовнішньої пам’яті.
/> RD: Строб читання із зовнішньої пам’яті.
WR: Строб запису у зовнішнюпам’ять.
Інтерфейс XMEM автоматично визначаєдо якої пам’яті зовнішньої або внутрішньої здійснюється доступ. Під час доступудо зовнішньої пам’яті інтерфейс XMEM буде формувати сигнали шин адреси,даних і керування на лініях порта у відповідності з рис. 5. При переході ALEз 1 в 0 на лініях AD7:0 будуть присутні дійсні адресні сигнали. ALEзнаходиться на низькому рівні під час передавання даних. Після дозволу роботи інтерфейсудоступ до внутрішньої пам’яті буде ініціювати зміни на шинах даних і адреси, атакож строба ALE, при цьому, строби RD и WR залишатьсянезмінними. Рис. 5 ілюструє як підключити зовнішнє статичне ОЗП до AVR — мікроконтролеруза допомогою 8-розр. регістра, який передає дані напряму при високому рівні навході G.
/>
Рис. 5. Підключення зовнішнього статичного ОЗП до AVR-МК.
Поряд зістворенням складних і високоінтегрованих схем, також удосконалюютьсямікросхеми, випуск яких був освоєний давно, наприклад, однокристальні ЕОМсімейства MCS-51. Ці мікросхеми добре зарекомендували себе в недорогих іпорівняно нескладних пристроях. Основними напрямками модернізації даних МК є:
· збільшення внутрішньоїпам'яті програм до 32 Кбайт, причому вона може бути масочною, одноразовопрограмованою або з ультрафіолетовим стиранням;
· зниження споживаноїпотужності шляхом застосування КМОП-технології і спеціальних режимів зниженогоенергоспоживання;
· збільшення тактової частотидо 20 Мгц;
· модифікація режимів роботилічильників-таймерів і послідовного порту;
· розміщення на кристалідодаткового устаткування.
ВИСНОВОК
У процесорах з RISC-архітектурою набір команд, щовиконуються, скорочений до мінімуму. Для реалізації більш складних операцій приходитьсякомбінувати команди.
RISC МК мають наступні характерні риси:
1. Всі команди мають формат фіксованої довжини.
2. Вибірка команди з пам'яті і її виконання здійснюється за одинцикл синхронізації.
3. Система команд дає можливість рівноправного використання всіх регістрівЦП.
МК AT90S 2313 – малопотужний 8-розрядний КМОП МК, заснований нарозширеній AVR RISC-архітектурі. З метою досягнення максимальної продуктивності і паралельностівиконання операцій в AVR-МК використовуєтьсяГарвардська архітектура з роздільними пам'яттю і шинами програм і даних.Команди в пам'яті програм виконуються з однорівневою конвеєризацією. У процесівиконання однієї інструкції наступна попередньо зчитується з пам'яті програм.Дана концепція дозволяє виконувати одну інструкцію за один машинний цикл.