Узбекское агентство информатики иинформатизации
Ташкентскийуниверситет информационных технологий
КУРСОВАЯРАБОТА
По предмету:
Основы ИнформационныхВычислительных Систем
На тему:
МПУ для сушильной печи
Выполнилст-т гр.: 263-04 ИТр
ДиденкоА.С.
Проверил:преподаватель Назаров А.И.
Ташкент 2006
Содержание
1.
Задание для курсового проекта
3
2.
Блок центрального процессора Intel 8085
4
2.1.
Описание микропроцессора
6
2.2.
Описание генератора тактовых импульсов
8
2.3.
Описание шинного формирователя
8
2.4.
Описание системного контроллера
9
3.
Микросхема памяти
9
4.
Организация ОЗУ
9
5.
Устройство ввода / вывода
10
6.
Программируемый адаптер ввода / вывода
10
7.
Алгоритм функционирования МПС
11
8.
Программа функционирования МПС
12
9.
Литература
15
10.
Приложение. Схема электрическая принципиальная
16
1. Задание для курсового проекта
Разработатьмикропроцессорное устройство (МПУ) для сушильной печи со следующими режимамиработы:Предварительный нагрев: 500º С (10 мин) Сушка высокой температурой: 1000 ÷ 1500º С (10 мин) Остывание: до комнатной температуры включением принудительной вентиляции.
ОрганизацияЗУ:
ЕмкостьЗУ – 4096х8
ТипМС – К541РУ2А
Организацияячеек – 1024х4
Клавиша– 4
2. Блокцентрального процессора Intel8085
В марте 1976 г. фирмой Intel былавыпущена усовершенствованная версия процессора 8080, названная 8085. Как и егопредшественник, процессор 8085 имел 8-битные шины адреса и данных и могадресовать 64 Кбайт памяти. Впервые микропроцессор питался от одного источниканапряжением 5 В, вместо двух напряжениями 5 и 12 В. Несмотря на повышенную до 5МГц (в модели 8085A – 6,25 МГц, а в модели 8085A-2 – 10 МГц) тактовую частоту,производительность процессора составила всего 370 тыс. операций в секунду.Также впервые в микропроцессорах фирмы Intel была использована 3-микроннаятехнология (вместо 6-микронной в процессоре 8080), позволившая увеличитьстепень интеграции до 6500 транзисторов на кристалле той же величины, что и8080.
Кроме улучшенного ЦПУ, накристалле микропроцессора 8085 располагались также генератор синхронизации иконтроллер приоритетных прерываний, позволяющий обслуживать прерывания счетырёх дополнительных входов запросов прерываний.
Оба микропроцессора – 8080и 8085 – выпускались в 40-контактных двухрядных корпусах. Первому из нихтребовалась микросхема поддержки 8228, средства которой встроены в процессор8085; в остальном процессоры работают аналогично. У процессора 8085 линииадреса и данных мультиплексируются, т.е. 8 линий данных разделяют те жеконтакты процессора, что и 8 младших линий 16-разрядной шины адреса. Для егоработы со старыми микросхемами памяти, совместимыми с процессором 8080, укоторого линии адреса и данных не мультиплексируются, требуется отдельнаямикросхема – демультиплексор, например, Intel 8212.
Микропроцессоры 8080/8085имеют один и тот же набор из семи 8-битных рабочих регистров (A, B, C, D, E, H, L); для работы с 16-битными величинами некоторые парырегистров можно объединять, образуя таким образом три 16-битных регистра(BC, DE, HL) с возможностью доступа к отдельным 8-битнымполовинам. Одна из регистровых пар(HL) применяется также для косвенной адресации. Группу16-битных указательных регистров образуют указатель стека(SP – stack pointer) и программный счётчик (PC – program counter) 8-битноеслово состояния процессора содержит флажки нуля, чётности, знака, переноса ивспомогательного переноса (ZF, PF, SF, CF, AF zero flag, parity flag, signflag, carry flag, auxiliary carry flag).При сбросе (перезагрузке) процессора все его регистры, включая программныйсчётчик, обнуляются.
Формат командмикропроцессоров 8080/8085 сравнительно простой: первый байт команды содержиткод операции, идентифицирующий её, а за ним следует от 0 до 2 байт операндов.Иногда (как правило, в арифметических командах) номер регистра-операндасодержится в коде операции, но весь код операции всегда заключён в первом байтекоманды.
Восьмиразрядный МП Intel 8085 заключён в корпус DIP (сдвусторонней упаковкой выводов) с 40 выводами, расположение которых приведенона рисунке. Ниже, в таблице приведено название выводов и их назначение.
АрхитектураМП INTEL 8085
Функциональная схема (архитектура) микропроцессораIntel 8085 приведена на рисунке:
МП имеет 16-разрядный счётчик команд и защёлку адреса,которая загружает специализированную адресную (А15 – А18) имультиплексированную (AD7 – AD0) шины. Параллельные данные входят в МП ипокидают его через (AD7 – AD0). Эта шина передаёт адрес, когда линия управленияALE получает Н-сигнал, и данные – когда L-сигнал.
По 8-разрядной внутренней шине входящие и выходящиеданные вводятся внутрь устройства. Они могут поступать с внутренней шины данныхв следующие части МП:
–8-разрядный аккумудятор;
– регистрвременного хранения;
–индикаторы;
– регистркоманд;
–устройство управления;
– какой-либо из регистров общегоназначения (B, C, D, E, H, L);
–16-разрядный указатель стека;
–16-разрядный счётчик команд;
–8-разрядный буфер адреса/данных.
Арифметико-логическое устройство загружается двумя 8-разряднымирегистрами (аккумулятором и регистром временного хранения), как в типовом МП.
Регистрсостояний содержит пять индикаторов состояния вместо двух, как это было втиповом МП.
Регистркоманд связан с дешифратором, который определяет текущую команду, требуемуюмикропрограмму или следующий машинный цикл, а затем информирует схемууправления и синхронизации о последовательности действий. Эта схемакоординирует действия МП и периферии.
2.1. Описаниемикропроцессора КР580ВМ80А.
Этот микропроцессор представляет собой8-разрядный процессор, в котором совмещены операционные и управляющиеустройства. Управляющая память недоступна пользователю, в ней уже в процессеизготовления БИС записываются микропрограммы операций. Таким образом,предусматривается использование некоторой фиксированной системы команд, вкоторую пользователь не может внести изменений. В связи с этим данныймикропроцессор относится к числу немикропрограммируемых.
КР580ВМ80А Выполнение каждой команды производитсямикропроцессором в строго определенной последовательности действий, котораяопределяется кодом команды и синхронизируется сигналами Ф1 и Ф2 тактовогогенератора. Для формирования управляющих сигналов искусственно мультиплексируютшину данных, то есть в начале каждого машинного цикла на шину данныхмикропроцессор выставляет 8 управляющих сигналов, называемых байтом состояния.Байт состояния указывает, какой из машинных циклов выполняется в текущиймомент, то есть к какому из внешних устройств происходит обращение. Байтсостояния выставляется на шину данных по переднему фронту сигнала Ф2 в первомтакте и снимается с шины данных по переднему фронту Ф2 во втором такте. Длятого, чтобы показать, что идет процесс передачи байта состояния, используетсявыход SYNCмикропроцессора: при выводе байта состояния на выходе SYNC=1. Сигнал SYNC=1 позволяет выделить байт состояния изинформации передаваемой по шине данных. Байт состояния выдаётся на шину данныхв интервале SYNC=1,а используется на протяжении всего машинного цикла. Поэтому байт состояниязапоминается в специальном регистре слова — состояния. Запись производится сиспользованием сигналов SYNC=1 и Ф2=1. Дешифратор преобразует
байт состояния требуемые для текущегомашинного цикла системные управляющие сигналы. При формировании этих управляющихсигналов для согласования блоков МПС по временным характеристикам используютсявыходные сигналы микропроцессора DBINи WR.Регистр слова-состояния и дешифратор, обеспечивающие формирование системныхуправляющих сигналов, называются системным контроллером.
Назначение выводов микропроцессора.
Сигнал
Название
D0 – D8
Двунаправленная 8-разрядная шина данных, которая выполняет: передачу управляющего слова; обмен данными между регистрами микропроцессора и блоками МПС
A0 – A15
Направленная от микропроцессора 16 — разрядная шина, которая выполняет: передачу адреса ячейки памяти при обращении памяти; передачу адреса внешнего устройства. В этом случае 8 – разрядный адрес УВВ появляется на выводах А0 –А7 и дублируются на линиях А8 –А15
Сигналы управления шиной данных
DBIN
Выходной сигнал «Прием». Если DBIN=1, то шина данных настроена на прием данных в микропроцессор из памяти или УВВ. Если DBIN=0, то шина данных настроена на вывод информации из микропроцессора.
WR
Выходной сигнал «Выдача данных». Если WR=0, то микропроцессор зафиксировал на шине данных 8-разрядный код, который должен быть воспринят памятью или УВВ.
Сигналы управления вводом — выводом
READY
Входной сигнал «Готовность» от УВВ или памяти. Если READY=1, то УВВ или память готовы к обмену данными с микропроцессором. Если READY=0, то УВВ или память не готовы к обмену данными с микропроцессором. В этом случае микропроцессор входит в режим «Ожидание».
WAIT
Выходной сигнал «Ожидание». Если WAIT=1, то микропроцессор находится в режиме «Ожидание».
INT
Входной сигнал «Запрос прерывания» от УВВ. Если INT=1, следовательно, одному из УВВ требуется обслуживание.
INTE
Выходной сигнал «Разрешения прерывания». Этот сигнал информирует УВВ о возможности или невозможности обслуживания микропроцессором запросов на прерывание. Если INTE=1, то прерывания разрешены. Если INTE=0, то прерывания запрещены.
HOLD
Входной сигнал «Запрос захвата шин» от УВВ. Если HOLD=1, значит, одно из УВВ требует обмена по прямому доступу к памяти.
HLDA
Выходной сигнал «Подтверждение захвата шин». Если HLDA=1, то микропроцессор отключился от системных шин и «отдал» их в распоряжение УВВ и памяти
Сигналы синхронизации
Ф1, Ф2
Входные сигналы от тактового генератора.
SYNC
Выходной сигнал «Синхронизация». Если SYNC=1, то на шину данных микропроцессор выставил восемь управляющих сигналов.
RESET
Входной сигнал «Сброс». Сигнал начальной установки микропроцессора. Если RESET=1 в течение 3-4 периодов тактовой частоты, то микропроцессор прекращает свою работу, обнуляет счетчик команд и бездействует. Как только RESET=0, микропроцессор начинает выполнять команду, записанную по адресу 0000Н.
2.2. Описаниегенератора тактовых импульсов.
Генератор тактовых импульсов выполнен на микросхемеКР580ГФ24. Основное назначение этой микросхемы – формирование 2-хпоследовательных тактовых импульсов Ф1 и Ф2. Кроме того, микросхема выдаетпоследовательность импульсов с уровнями, например, согласованными с уровнямиТТЛ, формирует сигнал «Сброс», «Готовность» и «Строб. состояние». Сигнал«Сброс» производит сброс в ноль счетчика команд МС и МП. Сигналы «Вх. сброс»,под действием которого в микросхеме формируется сигнал «Сброс». В моментвключения источника питания, напряжение на входе «Вх. сброс» равно нулю. Приэтом на выходе микросхемы формируется «Сброс». Далее, током через сопротивлениеначинает заряжаться конденсатор, когда напряжение на конденсаторе достигнетопределенного значения, снимается сигнал сброс с выхода МС и МП может бытьвыполнен замыканием показанного ключа. При этом конденсатор разряжается и навыходе МС возникает «Сброс». После размыкания ключа конденсатор заряжается и внекоторый момент снимается сигналом «Сброс» и МП начинает выполнять программу.
2.3. Описаниешинного формирователя.
В цепи передачи включены два повторителя имеющие трисостояния. При этом, если 1 из повторителей находится во включенном состоянии,то другой в выключенном и передача будет осуществляться через повторитель 1 внаправлении от вывода А0 к выводу В0. Если повторители переключить в обратноесостояние, то передача будет осуществляться от В0 к А0.
Управление состоянием повторителей осуществляетсяэлементами ИЛИ-НЕ с помощью сигналов СЕ (ВК) и Т. Если на выходе установленвысокий уровень1, то независимо значение сигнала Т, на выходе элемента ИЛИ-НЕустановлен низкий уровень – логический 0. Если СЕ (ВК) = 0 и Т = 1, то навыходе ИЛИ-НЕ 1 будет 1.
2.4. Описаниесистемного контроллера КР580ВК28.
Системный контроллер необходим для формированияуправляющих сигналов и увеличения нагрузочной способности шины данных. Всистемном контроллере нашего типа предусмотрен шинный формирователь,выполняющий функции двунаправленного буфера. Выдаваемая из МП в начале циклаинформация о состоянии при появлении сигнала «Строб» фиксируется в регистре.Контрольно-кодирующая матрица использует содержимое регистра состояния иуправляющие сигналы с выхода МП «Прием», «Запись», «Подтверждение захвата» формируяна выходе контроллера управляемые сигналы.
3. Микросхемапамяти.
Микросхема памяти предназначена для временногохранения информации обрабатываемой центральным процессором. В моем заданиииспользуется микросхема статической памяти К541РУ2А, которая имеет организациюячеек 1024х4 (бит).
4. ОрганизацияОЗУ.
Организация ОЗУ выполняется из расчета заданногообъема памяти (4096х8) и заданного типа микросхемы памяти, которая имееторганизацию ячеек 1024х4. Проводя несложные математические операции (4096х8 /1024х4 = 4 линии по 2 микросхемы) получаем требуемую схему подключениямикросхем памяти.
5. Устройствоввода/вывода.
Ввод данных в полученном задании должен осуществлятьсяпри помощи 4 клавиш. Индикацию (вывод) было решено использовать 4 знаковую.Количество знаков выбиралось из расчета максимального количествазадействованных элементов при индикации максимальной температуры.
Клавиши реализованы следующим образом:
6. Программируемыйадаптер ввода/вывода.
КР580ВВ55 – это программируемый параллельныйинтерфейс, но предназначен для осуществления обмена информацией в параллельномкоде между микропроцессором и различными УВВ. Режимы работы каждого из каналовпрограммируются с помощью управляющего слова.
1
Х1
Х2
Х3
Х4
Х1 – PA(7-0): 1-Ввод;0-Вывод
Х2 – PС(7-4): 1-Ввод;0-Вывод
Х3 – PB(7-0): 1-Ввод;0-Вывод
Х1 – PC(3-0): 1-Ввод;0-Вывод
7. Алгоритмфункционирования МПС.
8. Программа функционирования МПС.
Адрес
Метка
Мнемокод
Комментарий
0000
MVI A,81H
A
0002
OUT FB
A > FB
0004
MVI A,90H
A
0006
OUT F3
A > F3
0008
CALL OK
Подрогр OK
000A
LXI H,03E4H
HL
000D
M1000
MVI A,06H
A
000F
OUT F9
A > F9
0011
MVI A,08H
A
0013
OUT F8
A > F8
0015
CALL CIF
Подпрограмма CIF
0017
MVI A,3FH
A
0019
OUT F9
A > F9
001B
MVI A,02H
A
001D
OUT F8
A > F8
001F
MVI A,3FH
A
0021
OUT F9
A > F9
0023
MVI A,01H
A
0025
OUT F8
A > F8
0027
MVI A,10H
A
0029
OUT FA
A > FA
002B
IN FA
A
002D
CPI 01H
A 01H
002F
JZ F1
ЕСЛИ 0 ТО F1
0032
MVI A,20H
A
0034
OUT FA
A > FA
0036
IN FA
A
0038
CPI 01H
A 01H
003A
JZ FINISH
ЕСЛИ 0 ТО FINISH
003D
MVI A,10H
A
003F
OUT FA
A > FA
0041
IN FA
A
0043
CPI 02H
A 02H
0045
JNZ M100
ЕСЛИ НЕ 0 ТО M100
0048
MOV A,M
A
0049
ADD 64H
A
004A
CPI 060EH
A 060EH
004C
JC M1000
ЕСЛИ ПЕРЕНОС ТО M1000
004F
MOV M,A
M
0050
JMP M1000
ПЕРЕХОД НА M1000
0053
M100
MVI A,20H
A
0055
OUT FA
A > FA
0057
IN FA
A
0059
CPI 02H
A 02H
005B
JNZ M1000
ЕСЛИ НЕ 0 ТО M1000
005E
MOV A,M
A
005F
SUB 64H
A
0060
CPI 03B2H
A 03B2H
0062
JNC M1000
ЕСЛИ НЕ 0 ТО M1000
0065
MOV M,A
M
0066
JMP M1000
ПЕРЕХОД НА M1000
0069
F1
MVI A,01H
A 01H
006B
OUT F1
A > F1
006D
MVI A,02H
A
006F
OUT F1
A > F1
0071
IN F0
A
0073
CPI 01F4H