/>
Впервыетехнология Thumb была встроена в ядро ARM7 еще в 1995 году. Адаптированное подтехнологию Thumb (Thumb-ориентированное) ядро получило типовое обозначениеARM7TDMI и за достаточно короткое время было лицензировано большим количествомфирм-изготовителей всевозможного оборудования, поскольку технология Thumb, явиласьоткликом фирмы ARM на стремление разработчиков критичных к стоимости применений,типа сотовых телефонов, дисководов CD, модемов и пейджеров, получить приборы с32-разрядной производительностью и 32-разрядным адресным пространством, но безувеличения стоимости, связываемого с переходом к 32-разрядным системам.Превосходная плотность кода, достигаемая использованием технологии Thumb, позволяетуменьшить требуемый объем памяти — обеспечивает 32-разрядную производительностьсистемы при использовании памяти 16-разрядного формата, что ведет к снижениюстоимости системы.
Необходимоотметить, что ядро ARM7TDMI используется при создании не толькоспециализированных ИС, но и при создании микроконтроллеров общего назначения.Так фирма Atmel в сентябре 1998 года начала поставки микроконтроллеровсемейства AT91, в основу которых положено ядро ARM7TDMI. Информацию по приборамсерии AT91 можно получить на сайте www.gaw.ru/html.cgi/doc/atmel/at91.htm.
АрхитектураARM является RISC архитектурой, и система команд и связанный с нею механизмдекодирования намного проще, чем у микропрограммируемых CISC компьютеров, чтоприводит к высокой скорости обработки команд, впечатляющей скорости отклика напрерывания (в реальном масштабе времени), реализации прибора на кристалле малыхразмеров и, следовательно, малой стоимости прибора.
Конвейернаяобработка реализована таким образом, что все компоненты систем памяти иобработки работают непрерывно. Обычно, в то время как одна команда выполняется,следующая команда декодируется и третья команда выбирается из памяти.
Возможностисистемы команд ARM7TDMI могут быть расширены за счет добавления до 16 внешнихсопроцессоров.
Приразработке интерфейса памяти разработчики ориентировались на обеспечениереализации потенциально возможной производительности без повышения стоимостисамой памяти. Критичные к быстродействию сигналы управления такжеконвейеризованы с тем, чтобы реализовать функции управления системой памяти встандартной логике с малым потреблением, и эти сигналы управления упрощаютиспользование быстрых локальных режимов обращения, необходимых для стандартныхдинамических RAM. Кроме того, интерфейс памяти идеально подходит дляорганизации взаимодействия как со встроенной на кристалл памятью, так и свнешней памятью, с блоками Flash памяти, что позволяет реализоватьвнутрисистемное программирование, защиту памяти, снизить время выхода на рынок,сократить общую стоимость системы.
Интерфейсс памятью у процессора ARM7TDMI организуется следующими основными элементами:
32-разряднойшиной адреса, определяющей адрес ячейки памяти, которую необходимоиспользовать.
32-разряднойдвунаправленной шиной передачи данных D[31:0], плюс двумя отдельнымиоднонаправленными шинами данных DIN[31:0] и DOUT[31:0], через которыеперемещаются команды и данные. Данные могут иметь формат слова, полуслова илибайта.
Сигналамиуправления, определяющими, например, формат перемещаемых данных и направлениеих передачи и, кроме того, уровень приоритета.
/>
Рис.1. Блок-схема процессора ядра ARM7TDMI
Этотнабор сигналов позволяет ARM7TDMI достаточно просто организовывать интерфейс сDRAM, SRAM и ROM. Для полного использования страничного режима доступа к DRAM, обеспечиваетсяинформация о том, является доступ к памяти последовательным или нет. Вообщеговоря, интерфейс со статической памятью намного проще чем интерфейс сдинамической памятью.
Посколькуядро ARM7TDMI в основе своей имеет ядро ARM7, то ограничимся краткимнапоминанием о его архитектуре и больше внимания уделим особенностям, внесеннымтехнологией Thumb.
ПроцессорARM7TDMI — 32-разрядный RISC процессор с 3-уровневым конвейером, сформированныйвокруг банка из 37 32-разрядных регистров, в который входят 6 регистровсостояния. Процессор оснащен встроенным умножителем 32x8 и 32-разрядныммногорегистровым циклическим устройством сдвига. Пять независимых встроенныхшин (PC шина, шина инкремента, шина ALU и A- и B-шины) обеспечивают, привыполнении команд высокую степень параллелизма.
Каквидно из сравнения блок-схем процессоров ARM7 и ARM7TDMI (См. Рис. 1) в блокеконвейера процессора добавился декомпрессор команд Thumb.
Однакоразработчики фирмы ARM этим не ограничились и, имея в виду встраивание ядра вприборы с большим уровнем интеграции, расширили ядро ARM7TDMI (см. Рис. 2)дополнительными аппаратными блоками, обеспечивающими возможность отладкиглубоко встроенного ядра.
/>
Рис.2. Блок-схема ядра ARM7TDMI
Каквидно из Рис. 2, ядро ARM7TDMI состоит из ядра собственно процессора, показанногона Рис.1, и расширений отладки: контроллера сканирования TAP (boundary scan) ивнутрисхемного эмулятора (ICEBreaker).
Аппаратныерасширения отладки ARM7TDMI, обеспечивают развернутые возможности отладки, облегчающиеразработку пользовательского прикладного программного обеспечения, операционныхсистем, и самих аппаратных средств. Аппаратные расширения отладки позволяютостанавливать ядро или при выборке заданной команды (в контрольной точке) илипри обращении к данным (в точке просмотра), или асинхронно — по запросуотладки.
Вэтих точках, через JTAG последовательный интерфейс, может быть исследовановнутреннее состояние ядра ARM7TDMI, находящегося в состоянии отладки, и внешниесостояния системы. По завершении исследования состояния ядра и системы могутбыть восстановлены и продолжено выполнение программы.
Режимотладки ARM7TDMI устанавливается или запросом по одному из сигналов внешнегоинтерфейса отладки, или внутренним функциональным блоком ICEBreaker, состоящимиз двух модулей контрольных точек (watchpoint), работающих в реальном масштабевремени с регистрами состояния и управления ядра, и обеспечивающим поддержкувстроенной отладки ядра ARM7TDMI. ICEBreaker программируется в последовательномрежиме с использованием контроллера TAP — средства управления работой цепочексканирования (Scan Chain 0, 1 и 2) через последовательный интерфейс JTAG.
Интерфейсотладки ARM7TDMI основан на архитектуре, описанной в стандарте IEEE Std.1149.1-1990 «Standard Test Access Port (TAP) and Boundary-ScanArchitecture».
Какуже отмечалось выше высокопроизводительное 32-разрядное статическое RISC ядроARM7TDMI занимает на кристалле очень малую площадь, малое потребление энергииядром позволяет использовать его в критичных к потреблению применениях, технологияThumb позволяет использовать память 16-разрядного формата меньшей емкости и, соответственно,меньшей стоимости. Не удивительно, что только в течение года, по окончанииразработки ядра ARM7TDMI, ядро было лицензировано такими фирмами, как NEC, TI, SymbiosLogic, Oki, Atmel, Samsung и VLSI. В дальнейшем лицензии на использование ядраARM7TDMI получили такие гранды полупроводниковой и электронной отраслей как IBM,HP, Epson, Matsushita и многие другие.
Идянавстречу запросам фирм-разработчиков ASIC и ASSP, разработчиков электроннойаппаратуры фирма ARM расширила номенклатуру функциональных макроядер на основеядра ARM7TDMI (будем называть макроядром некоторое ядро, в данном случаеARM7TDMI, со схемотехнически интегрированными вместе ним дополнительными, расширяющимиего возможности функциональными модулями) и в настоящее время в семейство ARM7Thumb входят: ядро ARM7TDMI, макроядра ARM710T, ARM720T и ARM740T, исинтезируемое (с изменяемой конфигурацией) ядро ARM7TDMI-S.
Основныехарактеристики четырех первых процессоров приведены в таблице.Ядро CPU Площадь кристалла Потребление (mW/MHz) Тактовая частота Производительность Ядро CPU Кэш Управление памятью
ARM7TDMI
ARM RISC
ядро с Thumb и EmbeddedICE
1, 0 мм2 при 0, 25мкм
2, 1 мм2 при 0, 35 мкм
4, 8 мм2 при 0, 6 мкм
Пиковое: 1, 2
Среднее: 0, 6
Idle: 66 МГц при нормах 0, 35 µ м, CMOS 0, 9 MIPS/MHz 59 MIPS при 66 МГц N/A N/A N/A
ARM710T
Кэшированное процессорное макроядро
5, 8 мм2 при 0, 25 мкм
11, 7 мм2 при 0, 35 мкм
Пиковое: 3, 6
Среднее: 1, 8
Idle: 59 МГц при нормах 0, 35мкм CMOS 53 MIPS при 59МГц ARM7TDMI 8 Кбайт единый кэш MMU с полной поддержкой виртуальной памяти
ARM740T
Кэшированное процессорное макроядро
4, 9 мм2 при 0, 25 мкм
9, 8 мм2 при 0, 35 мкм
Пиковое: 3, 5
Среднее: 1, 6
Idle: 59 МГц при нормах 0, 35мкм CMOS 53 MIPS при 59МГц ARM7TDMI 8 Кбайт единый кэш Простая Конфигурация Памяти и Защиты
ARM720T
Кэшированное процессорное макроядро с MMU для WindowsCE
5, 8 мм2 при 0, 25мкм
11, 7 мм2 при 0, 35 мкм
Пиковое: 3, 6
Среднее: 1, 8
Idle: 59 МГц при нормах 0, 35мкм 53 MIPS при 59МГц ARM7TDMI 8 Кбайт единый кэш MMU с полной поддержкой виртуальной памяти и быстрого контекстного переключения
Необходимоотметить, что указанные в таблице характеристики (тактовая частота, производительность,потребление, площадь, занимаемая на кристалле) представлены приведенными к CMOSтехнологии с топологическими нормами 0, 35 мкм. Масштабирование топологии кменьшим топологическим нормам приведет к росту и тактовой частоты ипроизводительности при соответствующем уменьшении занимаемой на кристаллеплощади напряжения питания и потребления. Так фирма TI, использующая в рядесвоих разработок ядро ARM7TDMI, при CMOS технологии GS20 с топологическиминормами 0, 18 мкм получила тактовую частоту свыше 80 МГц, и готова использоватьего в CMOS технологии GS30 с топологическими нормами 0, 15 мкм.
Приразработке этих макроядер фирма ARM ориентировалась на конкретные областиприменения, где особенности каждого макроядра позволят реализоватьдополнительные возможности без существенного прироста стоимости. Добавление кмакроядрам встроенного кэш позволяет минимизировать время доступа к внешнейпамяти и, сохраняя максимальную производительность, позволяет использоватьнедорогие RAM. Становится возможным использование системной шины и внешнейпамяти с быстродействием более низким, чем быстродействие процессора и, следовательно,уменьшить потребление. Широкая полоса частот системной шины может быть такжеиспользована и для увеличения полной производительности системы — высвобожденнуюполосу частот могут использовать другие периферийные устройства, обеспечиваявысокую пропускную способность данных в устройствах типа MPEG декодеровцифровых TV приставок.
МакроядроARM710T, ориентированное на персональные информационные устройства (PDA) иInternet применения, оснащено встроенным полнофункциональным MMU, обеспечивающимиспользование таких операционных систем как pSOS и EPOC32. Возможностьиспользования виртуальной памяти, обеспеченная MMU, позволяет безопасноиспользовать коды выгруженные из сети типа Internet или от независимогоразработчика. Такая возможность позволяет считать ядро процессора ARM710Tидеальным для применения в PDA, интеллектуальных телефонах или Internetтелевидении.
МакроядроARM720T, ориентированное на операционную систему WindowsCE, располагает всемифункциональными возможностями ядра ARM710T плюс специальная поддержкаоперационной системы WindowsCE. Невысокая цена, высокая производительность ималое потребление процессора ARM720T делают его идеальным решением дляперспективных приложений, использующих WindowsCE в PDA, карманных PC, TV иInternet приставках, интеллектуальных телефонах и автомобильных PC.
МакроядроARM740T, ориентированное на высокопроизводительные встраиваемые применения, вотличие от других макроядер, оснащено кэш который может быть емкостью или 4 или8 Кбайт и, кроме того, модулем защиты буфера записи и памяти (неполнофункциональным MMU). Макроядро ARM740T ориентировано на использование вмультимедиа и встраиваемых применениях типа цифровых TV приставок, Internetаппаратуры и сетевых устройств, в модемах и системах, для которыхразрабатывается специальное ПО, не требующее управления виртуальной памятью, обеспечиваемойMMU.
Выигрыш,который может получить разработчик — более низкая стоимость устройств, малоепотребление, за счет малого размера кристалла и снижения сложности схемы.Стоимость разработки ПО также снижается за счет более простой структурыуправления памятью.
Болееполное представление об уровне интеграции макроядер можно получить сравнивблок-схему ядра ARM7TDMI с блок-схемой макроядра ARM710T, приведенной на Рис.3.
/>
Рис.3. Блок-схема макроядра ARM710T
Рисунокиз файла DDI-0086B.pdf (стр. 1-3). Адрес страницы — www.arm.com/Pro+Peripherals/Index.html
Впроцессорных макроядрах ARM710T, ARM720T и ARM740T используется стандартныйинтерфейс шины AMBA фирмы ARM, упрощающий проектирование ASIC, базирующихся наэтих ядрах, обеспечивающий использование стандартной периферии из библиотекфирмы ARM и способствующий многократному использованию схемотехническихрешений. Кроме того, шина AMBA упрощает тестирование глубоко встроенных ядерARM без модификации логики тестирования или тестовых таблиц.
Макроядраоснащены портами для присоединения встраиваемых сопроцессоров, что обеспечиваетрасширение функциональных возможностей макроядер ARM7XXT архитектурнонепротиворечивым способом.
ЯдроARM7TDMI-STM, являющееся последним пополнением семейства ARM7T, этоThumb-ориентированное синтезируемое 32-разрядное RISC ядро с изменяемойконфигурацией, высокой производительностью и малым потреблением.
ЯдроARM7TDMI-S программно совместимо с популярным ARM7TDMI ядром, так что программыдля каждого ядра могут разрабатываться на одних и тех же средствах разработкипрограммного обеспечения и основное отличие ядра ARM7TDMI-S от ARM7TDMI ядразаключается в том, что ядро ARM7TDMI-S является полностью синтезируемым — обеспечивающимпростую интеграцию в современные технологии изготовления ASIC а это, в своюочередь, способствует сокращению срока выхода применений на рынок. Кроме того, ядроARM7TDMI-S оптимизируется в процессе синтеза самой фирмой — изготовителем наполучение наивысшей производительности элементов используемой библиотеки или наобеспечение специальных требований применения. Тестирование в процессепроизводства и широкий диапазон средств выявления дефектов также расширяютвозможности ядра ARM7TDMI-S.
Приразработке ядра ARM7TDMI-S учитывались требования современной методологиисинтеза:
Стратегияоднотактового выполнения операций и синхронная схемотехника
Однонаправленныйшинный интерфейс
Отсутствиеложных путей
Параметризуемыескрипты для получения необходимых размеров и производительности
Доступностькак в VHDL, так и в Verilog
Вариантыминимальной стоимости проекта на основе ядра ARM7TDMI-S реализуются средствамиселективного синтеза. Уменьшенный размер кристалла может быть получен за счетисключения логики EmbeddedICE или использования упрощенной схемы умножителя.Кроме того, исключение логики EmbeddedICE увеличивает уровень защиты программ иданных в требующих повышенных средств защиты применениях типа смарткарт. Наоснове базового ядра ARM7TDMI-S могут быть синтезированы четыре ядра:Синтезируемое ядро Умножитель* Логика EmbeddedICE ARM7TDMI-S Расширенный Имеется ARM7TDI-S Упрощенный Имеется ARM7TM-S Расширенный Отсутствует ARM7T-S Упрощенный Отсутствует
*Примечание:
Расширенный:умножение 8-разрядов/цикл с 64-разрядным результатом и аккумулированием.
Упрощенный:умножение 2-разрядов/цикл с 32-разрядным результатом и аккумулированием.
Список литературы
Дляподготовки данной работы были использованы материалы с сайта www.gaw.ru/