КОНТРОЛЬНАЯРАБОТА ПО ТЕМЕ:
Особенностипостроения цифровых узлов СОИ
1. Буферные запоминающие устройства буквенно-цифровых СОИ
Буферные запоминающиеустройства (БЗУ) выполняют как модули ОЗУ с произвольной выборкой на основеполупроводниковых накопителей – БИС ОЗУ НК, объединяемых впрямоугольную матрицу из mC рядов по mP БИСв каждом ряду. Такая организация обеспечивает требуемые число ячеек памяти ЗУ NЗУ и их разрядность nЗУ. В модуль ЗУ входят также схемысогласования выходных и входных информационных и адресных сигналов и схемадешифратора адреса.
Требуемая разрядность nЗУБЗУ и число ячеек памяти NЗУ определяется всоответствии с выражениями
nЗУ = nа; NЗУ = NЗНС * NТС,
а информационная емкость-
CБЗУ = NЗУ * nЗУ.
Требуемое быстродействие(разрешающая способность) определяется исходя из требуемого времени выборкиотносительно адреса:
tА £ bГ (1 — aС)/ (NЗНТС fС) – tвПЗУ – tDCrA — tDСОГЛ,
где tвПЗУ — время выборки ПЗУ знакогенератора;tDCrA и tDСОГЛ — время задержки в счетчике адреса исогласующих схем.
Выбор типа БИС ОЗУ извыпускаемых промышленностью определяется требуемым быстродействием иинформационной емкостью БЗУ. Разрядность накопителя nНК должна быть кратна разрядности БЗУ nЗУ. Коэффициент кратности определяет число БИС ОЗУ НКmP в ряду матрицы накопителей и должнобыть целочисленным:
nНК = nЗУ / mP.
Аналогичные условиянакладываются относительно числа ячеек памяти накопителя NНК:
NНК = NЗУ / mСТ.
Тогда общее количествоБИС ОЗУ НК, входящих в модуль ЗУ
m = mP * mСТ.
При mP ¹ 1 и mС ¹ 1 организуют ЗУ (форматирование информационных входных и выходных цепеймодуля), объединяя все одноименные информационные входы Di и выходы Qi mC БИС входящих в один столбец матрицынакопителей. Объединение информационных входов осуществляют непосредственно,объединение же информационных входов зависит от типа выходных цепей БИС: дляБИС с ТТЛ-выходами объединение производят с помощью логической схемы “ИЛИ”;выходы с открытым коллектором объединяют по схеме “монтажного ИЛИ”; выходы БИСс высокоимпедансным состоянием объединяют непосредственно (рекомендуетсяприменять).
Адресацию ячеек памятиорганизуют по двухкоординатному принципу – выбор ряда матрицы накопителейосуществляется по входам выбора микросхем ВК (вход обеспечениявысокоимпедансного состояния), выбор же ячеек памяти в ряду – по адреснымвходам БИС, объединяя одноименные адресные разряды. При этом из k = ] log2 NЗУ [ адресных разрядов модуля ЗУ k1 = ] log2 NНК [ разряд выделяют для адресации ячеекпамяти в пределах одного ряда матрицы накопителей, а k2 = k – k1 старших разрядов — для адресации рядов матрицы. Дляреализации последней применяют дешифратор k2 — разрядного кода в унитарный десятичный код. Каждый выходдешифратора подключают к объединенным входам выбора микросхем ВК одного ряданакопителей. Для реализации последней применяют дешифратор k2 – разрядногокода (дешифратор двоичного кода в унитарный десятичный). Каждый выход дешифратораподключается к объединенным входам ВК одного ряда матрицы накопителей
Чтобы определиться стребуемой нагрузочной способностью микросхем определяют токи и емкостьнагрузки:
по информационным входам–
/>,
где /> и /> - входные токи при “0”и “1” на одном информационном входе ИМС; С1вх — входная емкость поодному входу; С0вх — паразитная входная емкость, включая монтажную;
по информационным выходамБИС ОЗУ НК с высокоимпедансным состоянием
/>
Приведем примерфункциональной схемы модуля БЗУ емкостью 3Кх8, построенного с использованиемБИС ОЗУ НК емкостью 1Кх4 (рис. 1). Здесь разрядность кода знака – 8,разрядность адреса – 12, mСТ = 3, mP = 2, k1 = 10, k2 = 2. Заметим, что для сокращениячисла выводов следует использовать ОЗУ с двунаправленными информационнымишинами вход/выход, коммутируемыми сигналом Зп/Чт.
/>
2.Вспомогательное буферное запоминающее устройство телевизионных графических СОИ
Как было показано прирассмотрении структурной схемы полнографического СОИ телевизионного типа, ВБЗУдолжно иметь большую информационную емкость, определяемую числом точекдискретизации информационного поля, и высокое быстродействие.
В связи с этим дляпостроения модуля ВБЗУ широко используют БИС ОЗУ НК динамическоготипа, обладающие максимальной информационной плотностью на кристалл при низкойудельной стоимости на бит информации. К сожалению выпускаемые БИС этого типаимеют небольшую информационную емкость до 1Мбит (в основном до 256 Кбит). Времявыборки tв БИС МДП‑технологии в пределах 100-200 нс.Недостатком динамических ОЗУ является необходимость организации процессарегенерации содержимого памяти в связи с ограниченным сроком храненияинформации в этих ИМС. Обычно период регенерации £ 2мс.
Время выборки ВБЗУотносительно адреса БИС ОЗУ при непосредственном съеме информации в каналформирования видеосигналов должно быть tв £ ТЭ. Это условие выполняется при относительно небольшом числеЭО в строке. Поэтому при большом числе точек организуют параллельный выводинформации, в связи с чем разрядность ячейки памяти ВБЗУ в режиме записи nВБЗУW и в режиме чтения nВБЗУR будут различны:
nВБЗУR ³ nВБЗУW * mR,
где mR — коэффициент увеличения разрядностиВБЗУ при чтении:
mR ³ tвВБЗУ / (ТЭ — tDRG),
где tDRG — время задержки в выходном регистреВБЗУ.
В то же время записьинформации в ВБЗУ производится побитно для черно-белого изображения или сразрядностью nВБЗУW при кодировании признаков цветностиили градации яркости.
Следовательно, ВБЗУстроится по принципу памяти с переменной организацией. При записи -
CВБЗУW = NВБЗУW * nВБЗУW;
при чтении
CВБЗУR = NВБЗУR * nВБЗУR.
При сохранении постояннойинформационной емкости ВБЗУ в обоих режимах изменение разрядности ячеек памятиприводит к изменению их числа [приравнять (в) и (с) и учесть (а)]:
NВБЗУR = NВБЗУW / mR.
При синтезе модуля ВБЗУиз БИС ОЗУ НК емкостью
CНК = NНК * nНК,
где NНК и nНК — число ячеек памяти накопителя и их разрядность, число ИМС, требуемых длянаращивания разрядности
mP = ] nВБЗУR / nНК [,
а число рядов матрицы накопителей, необходимое для наращивания объемаВБЗУ с целью получения требуемого количества NВБЗУячеек памяти
mСТ = ] NВБЗУR / NНК [.
Информация с выходамодульного БИС ОЗУ представлена nВБЗУR — разрядным параллельным кодом. Дляпреобразования ее в импульсы яркостной модуляции (последовательный код)применяют комбинированный регистр (параллельный ввод – последовательный вывод).При этом частота сдвига определяется fТГ, ацикличность преобразования (частота поступления сигналов Зп/Чт) –
fЗп/Чт = fТГ / mP.
В большинствединамических ЗУ регенерация осуществляется при обращении (записи илисчитывании) по строке (столбцу). Это означает, что регенерируется содержимоевсех ячеек памяти, находящихся в одной строке (столбце) с адресуемой.
При регенерациителевизионного изображения осуществляется последовательное считываниесодержимого ВБЗУ по строкам. Обращение ко всем NЭС элементам одной строки ВБЗУ при квадратной матрицепроисходит за период регенерации памяти
Трег = ТСmP Ö(NНК) / NЭС.
В качестве примерасоставим структурную схему модуля ВБЗУ для полнографического СОИ телевизионноготипа при NЭС = NЭВ = 512, bТ = 0.75, bВ = 0.9, a0= 0.18, изображение строится без полутонов, т.е. NАП = 2.Тогда
nВБЗУW = ] log2 NАП [ = ] log2 2 [ = 1;
CВБЗУW = NЭС * NЭВ * nВБЗУW = 512 * 512 * 1 = 256Kx1.
Принимая информационнуюемкость БИС ОЗУ НК 64Кх1 с временем выборки tв £ 120 нс, имеем
ТЭ = bГ (1 — aС) / (NЭС fС) = 0.82 * 0.75 / (512 * 15625) = 77 нс;
при tDRG £ 30 нс
mR ³ 120 / (77 – 30) = 3 » 4;
nВБЗУR ³ nВБЗУW * mR = 1 * 4 =4;
mP=] nВБЗУR / nНК [ = ] 4 / 1 [ = 4;
NВБЗУR = NВБЗУW / mR = 256K /4 = 64K;
mC= ] NВБЗУR / NНК [ = ] 64K / 64K [ = 1.
На основании полученныхрезультатов построим функциональную схему ВБЗУ. При этом будем иметь ввиду, чтотребуемую емкость ВБЗУ для записи (256Кх1) следует нарастить из четырех БИС ОЗУНК. Запись информации будет происходить поочередно в одноименныеячейки памяти (с одинаковым адресом) каждый ИМС. Для этого младшие разряды А1и А2 счетчика адреса записи CrABX возможно подавать на вход дешифратора DC двоичного кода в унитарныйдесятичный, а выбор ИМС – осуществить по входу “ВК” (выбор кристалла).Остальные адресные разряды счетчиков CrABX и CrABY (выходы соответствующихмультиплексоров MSX и MSY) подадим на объединенные адресныевходы БИС. Информационные входы БИС объединим и подключим к выходу Q ГВ.
Организацию ВБЗУ (64Кх4)в режиме чтения обеспечим перестройкой матрицы накопителей таким образом, чтобыполучить одну строку (mC =1) с четырьмя БИС в строке (mP =4).Это осуществим с помощью счетверенного двухканальногомультиплексора MS.
В режиме записи MS обеспечит подключение ко входам ВКвыходов DC номера ряда матрицы накопителей.
В режиме чтения (256Кх1)– на входы ВК всех ИМС подадим логическую “1”, что приведет к увеличениюразрядности информационных слов (nВБЗУR =4). Сигнал адреса чтения подадим свыходов счетчиков CrAPX и CrAPY на объединенные адресные входы всехБИС.
Для преобразованияпараллельного выходного кода модулей ВБЗУ в сигнал яркостной модуляции ЭЛТприменим комбинационный регистр RG,осуществляющий параллельное занесение информации с приходом сигнала записи(каждый четвертый тактовый импульс), а в паузе между ними (интервал чтения) –последовательный сдвиг информации с тактовой частотой fТГ.Разрядность RG определяется mP.
3. Кодированиеинформации о графике знаков в ПЗУ знакогенераторов телевизионных СОИ
Основой знакогенераторовтелевизионных СОИ в большинстве случаев служит ПЗУ, в которых хранитсяинформация о графике всех знаков используемого алфавита.
При использованиистандартного алфавита целесообразно применять масочные ПЗУ (МПЗУ),запись информации в которые производится с помощью фотошаблона на заводе-изготовителе.Достоинством знакогенераторов на МПЗУ является высокая надежность храненияинформации и низкая стоимость при массовом производстве. Для знакогенератороввыпускают МПЗУ различной технологии (биполярная, р-МОП, например). Например,МПЗУ К555РЕ4 (ТТЛШ – технология) имеет информационную емкость 2Кх8, реализуетхранение 160 символов при размерности матрицы знака 7х9, код обмена информациейКОИ-8, время выборки относительно адреса 110 нс, время выборки относительносигнала выбора микросхемы 40 нс, потребляемую мощность 850 мВт.
Для хранения информации ографике каждого знака требуется h¢зячеек памяти с разрядностью b¢з.Требования к информационной емкости ПЗУ знакогенератора определяются полученнымиранее условиями (NЗУ ³ NЗ * h¢з) и (CПЗУ ³ NЗУ * b¢з) и определяется основанием кода алфавита NАЗ и размерностью матрицы h¢зхb¢з:
число ячеек памяти
NПЗУ ³ NАЗ * h¢з = NАЗ2nY,
где nY — разрядность адресных входов ПЗУ:
nY = ] log2 h¢з[; CПЗУ = NПЗУ b¢з.
Количество БИС ПЗУнакопителей m, входящих в знакогенератор,определяется условием
m = CПЗУ / CНК ] NПЗУ / NНК [ ] b¢з / nНК [
m = ] NАЗ * 2nY / NНК [ ] b¢з / nНК [.
Структура БИС ПЗУпредставляется из d групп nНК — разрядных ячеек памяти, где
d = NНК / 2nY.
Тогда
CНК = d * 2nY * nНК,
m = ] NАЗ / d [ ] b¢з / nНК [.
Пример.
Пусть используется ПЗУ НКс информационной емкостью СНК = 32х8 и необходимозакодировать графику десяти цифр 0-9. Код обмена информацией двоично-десятичныйс весами 8-4-2-1. Матрица знака 5х7.
В соответствии свыражениями определим число групп nНК разрядныхячеек памяти
d = 32 / 23 = 4.
Исходная организация ПЗУбудет представлена как 4х8х8, т.е. с помощью одной микросхемы можнозакодировать четыре цифры.
Для выбора информации ографике одной из четырех цифр, закодированной в одной ИМС, используем двамладших разряда кода цифры, подавая их на два старших разряда адреса А5, А4 ПЗУНК. Оставшиеся три адресных разряда А3, А2, А1 используем длявертикальной развертки знака (псевдодвухкоординатный метод отображения),подавая на них код номера ряда матрицы Y3…Y1. Выбор одной изтрех БИС по входам ВК осуществим через дешифратор двумя старшими разрядами кодазнака Q5Q4 от БЗУ.
Тогда размещениеинформации о графике цифр в ПЗУ будет представлено следующим образом.
Таблица 1 — Размещениеинформации о графике цифр в ПЗУA3A2A1 Q4Q3 A5A4 00 01 10 11 000 001 010 011 100 00 101 110 111 000 001 010 011 100 01 101 110 111 000 001 010 011 100 10 101 110 111 Y3Y2Y1 Входы DC 00 01 10 11 Q2Q1