Сучасному розвитку техніки зв’язкупритаманні дві особливості: цифрова форма подання усіх сигналів, що повинніпередаватись чи оброблятись; інтеграція техніки та служб зв’язку, що може бутиповністю реалізовано тільки шляхом переводу зв’язку на цифрову тамікропроцесорну техніку.
Мікропроцесори і мікроЕОМ стали новиммасовим класом приладів цифрової техніки внаслідок малої матеріалоємності,низького енергоспоживання, високої надійності і малої вартості.
Їх високі техніко-економічні параметринадають вплив, що революціонізує, на ціле покоління пристроїв, обладнання,агрегатів із вбудованими мікропроцесорними засобами, в тому числі і засобівзв’язку.
Важливим критерієм при побудові системина базі МП є забезпечення взаємозв’язку окремих пристроїв, в тому числі іпериферійних.
Усі пристрої, що виконують функціївводу/виводу, а також підготовки даних, відносяться до периферійних пристроїв.
Цілим класом таких пристроїв ємікросхеми з можливістю перепрограмування їх функцій – так звані програмованіінтерфейсні ВІС.
На базі мікропроцесорів, програмованихінтерфейсних ВІС і мікроЕОМ виконані пристрої, що використовуються у сучаснихмодемах та адаптерах мереж зв’язку, системах рухомого та супутникового зв’язку,в керуючих пристроях вузлів комутації каналів та пакетів.
МП та спеціалізовані ВІС широковикористовуються також в технічних пристроях, що забезпечують підвищеннянадійності зв’язку (системах технічної діагностики, технічного обслуговуваннятощо), в системах керування комплексами та мережами зв’язку, а також,безумовно, у складі ПЕОМ, без яких вже неможливо уявити собі адмініструваннясучасними системами і вузлами зв’язку.
Мікропроцесорний комплект К1810, зцентральним процесором МП К1810ВМ86, є типовим представником ВІС високогоступеня інтеграції.
Продуктивність пристроїв, побудованихна основі цього комплекту приблизно на порядок вище продуктивності 8-розрядногоМП комплекту КР580.
МП К1810ВМ86 уявляє собоюоднокристальний мікропроцесор з такими технічними характеристиками:
1) технологія — n-МОП;
2) число транзисторів в кристалі — 29тис;
3) тип корпусу — пластиковий, 40 виводів;
4) тактова частота — 5 МГц, живлення+5В;
5) розрядність слова даних – 16;
6) ємність адресного простору — 1МГбайт, адресний простір вводу-виводу — 64 К портів;
7) число різноманітних мнемонік команд- 91, загальне число команд -3800, число типів адресації — 8.
Для скорочення необхідної кількостівиводів ВІС молодші 16 адресних ліній мультиплексовані у часі з лініями даних іскладають одну шину.
Його структурна схема складається звідносно автономного пристрою спряження із шиною (ПСШ), який організує упереджуючувибірку команд, і операційного пристрою, який витягує команди з черги і виконуєвідповідні операції.
ПСШ і операційний пристрій можутьпрацювати паралельно, що забезпечує збіг у часі процесів вибірки і виконаннякоманди. Тому в цикл команди ВМ86 не включають такти вибірки команди.
Операційний блок складається з АЛП,блоку регістрів загального призначення, регістра ознак і схеми керування ісинхронізації.
АЛП містить суматор для виконанняоперацій складання і віднімання, схеми зсуву, а також множник, у склад якоговходять програмно-недоступні регістри часового зберігання проміжнихрезультатів.
Блок регістрів загального призначенняскладається з вiсьми 16-розрядних регістрів. Регістри AX, BX, CX і DX, якіприпущують роздільне звертання до старших і молодших байтів (напр. AH і AL)використовуються частіше для зберігання даних, а регістри SI, DI, BP і SP — длязберігання адрес в командах з непрямою адресацією.
Регістр ознак (прапорців) — 16розрядний регістр, молодший байт якого повністю співпадає з регістром ознак МПКР580.
Старший байт містить 4 додатковихпрапорцi:
прапорець OF — ознака переповнення прироботі з знаковими числами.
прапорець TF — ознака режиму відладки,при TF=0 МП переходить в покроковий режим.
прапорець DF — виявляє напрямок зміниадрес при обробці ланцюжків: від молодшого байта до старшого або навпаки.
прапорець IF — аналогічний тригерупереривання МП ВМ80.
Схема керування і синхронізації міститьдешифратор команд і керує роботою МП і виробляє сигнали керування для зовнішніхпристроїв (ОЗП, ПЗП, портів вводу-виводу).
Пристрій спряження з шиною, який інакшемає назву шинний інтерфейс, містить блок сегментних регістрів, указник команд,суматор адрес, черга команд і буфери, що забезпечують зв’язок з шиною.
Шинний інтерфейс виконує операціїобміну між МП і пам’яттю або портами вводу-виводу за запитаннями операційногопристрою.
Коли операційний пристрій зайнятовиконанням команди, шинний інтерфейс самостійно ініціалізує вибірку кодівчергових команд з пам’яті.
Черга команд уявляє собою набір8-розрядних регістрів і виконує роль регістра команд, в якому зберігаютьсякоди, вибрані з програмної пам’яті.
Тривалість черги складається з 6 байт,що відповідає максимально тривалому формату команд.
Шинний інтерфейс ініціалізує вибіркунаступного командного слова автоматично, як тільки в черзі звільняться двабайти.
Як правило, в черзі знаходиться мінімумодин байт потоку команд, так що операційний пристрій не очікує вибірки команди.
Зрозуміло, що випереджаюча вибіркакоманд дозволяє економити час тільки при звичайному порядку виконання команд.
В тих випадках, коли до моментузчитування з’ясовується, що черга вільна, операційний пристрій очікує вибіркучергового командного слова, яку ініціалізує шинний інтерфейс.
Якщо команда потребує звертання допам’яті або порту вводу-виводу, операційний пристрій запитує шинний інтерфейсна виконання необхідного циклу шини для передачі даних.
Сегментні регістри — CS, DS, ES і SSмістять адреси сегментів коду, даних, додаткових даних і стека, відповідно.
Звичайно використовуються в такихпарах: CS:IP, DS:SI, ES:DI,SS:SP.
Сегментація пам’яті і механізмформування фізичної адреси.
Фізична адреса МП ВМ86 містить 20 біт,таким чином його адресний простір містить 1МГб (/>). У цей же час сам процесороперує логічними адресами, що містять 16 розрядів сегмента і 16 розрядівзміщення у сегменті. Тому необхідно перетворювати логічну 32-розрядну адресу уфізичну 20-розрядну.
Для цієї мети в суматорі адреси вмістсегментного регістра зсувається на 4 розряди і складається iз зміщенням усегменті.
Можливі переноси в старші розряди(більші 20-го) при цьому втрачаються.
Таким чином, завдяки наявностісегментних регістрів весь простір пам’яті уявляється як набір сегментів.Сегментні регістри ініціалізуються на початку кожної програми шляхомзавантаження в них відповідних констант.
Початкові адреси сегментів завждикратні 16.
Інших обмежень на розміщення сегментівнемає, тому вони мають можливість частково або повністю перекриватися. Якщозаписати в усі сегментні регістри однакові константи, то отримаємо модельпам’яті, характерну для 8-розрядних МП (або SMALL для мови високого рівня — Паскаля чи Сі).
Дуплексна шина адреси-даних — задвоспрямованою шиною адреси-даних в режимі часового роозподілу можутьпередаватися й адреси, й дані.
Така структура шини потребує,принаймнi, однієї додаткової зовнішньої мікросхеми, в якій можна було бфіксувати значення адреси і зберігати її, коли по шині почнеться передачаданих.
У мінімальному режимі структурну схемуМП пристрою можна зобразити так, як це наведено на рис. 1.
/>/>
Рисунок 1 — Структурна схема МПпристрою на МП 8086 у мінімальному режимі
До сигналів керування шиною відносятьсясигнали:
MX/MN — вибір максимального (вбагатопроцесорній системі) або мінімального режиму роботи МП;
M/IO — вибір пам’яті (=1) або зовнішніхпристроїв (=0), наприклад, при звертанні до ПЗП M/IO=1, цей сигнал тримаєтьсяпротягом всього машинного циклу;
ALE — строб адреси, на початку Т1 приALE=1 на шині адреси-даних знаходиться адреса, цей сигнал скидається 0 напочатку другого машинного такту;
BHE — розташування передачі старшогобайта по ШД;
DEN — строб даних, він встановлюєтьсяяк сигнал супроводження даних у такті Т3;
RD,WR — сигнали читання і запису,встановлюються тільки у відповідних циклах (читання або запису);
DT/R — прийом-передача даних.
До сигналів керування процесоромвідносяться сигнали:
CLK — сигнал тактової синхронізації,від зовнішнього генератора тактових імпульсів;
RESET — скид;
RDY — вхідний сигнал готовностіпристрою;
HOLD, HLDA — запит і дозвіл захопленняшини;
INTR, INTA — запит і дозвілпереривання, що маскується;
NMI — запит переривання, щонемаскується.
Виконання команд можна представитипослідовністю циклів шини, на протязі яких МП звертається до пам’яті закомандами або обмінюється даними з пам’яттю або зовнішніми пристроями.
В ВМ86 немає такої різноманітностімашинних циклів, як у ВМ80. Кожний машинний цикл ініціюється УСШ і містить 4обов’язкових такти Т1-Т4.
Коротше кажучи, в такті Т1 на ША/Двидається адреса, в такті Т2 виробляється комутація напрямку передачі, в Т3 — Т4 — передача даних.
Наведемо приклад роботи МП умінімальному режимі.
При виконанні циклу читання в такті Т1МП виставляє адресу ЗУ або ВУ, а також видає, якщо потрібно, сигналсупроводження старшого байта BHE.
В такті Т2 відбувається перемиканняшин. На лініях ШA/С з’являються сигнали стану процесора, які залежать від видудії, що виконується. В такті Т3 МП встановлює сигнал RD=0 і перевіряє сигналготовності (RDY).
Якщо повільно-діючий ВП не можепередавати інформацію з максимальною швидкістю, то між тактами Т3 і Т4вводиться необхідне число тактів очікування Tw, поки дані не будуть передані. Втакті Т4 процесор зчитує дані, що передаються.
При виконанні циклу запису такт Т1співпадає з описаним вище. Такт Т2 відрізняється тим, що МП відразу виставляєна ША/Д дані. В такті T3 також перевіряється сигнал RDY і Т4 не починається допояви сигналу RDY=1, а вводяться додаткові Tw. Дані залишаються на ША/Д докінця такту Т4 і супроводжуються сигналом запису WR.
Система команд ВМ86 містить 91 мнемокоді дозволяє виконувати операції над байтами, двобайтовими словами, окремимибітами, а також ланцюгами байтів і слів.
Є широкий набір арифметичних команд, щомiстить множення і ділення, який орієнтований на обробку як беззнакових, так ізнакових чисел.
Кількість варіантів команд, тобтокількість різних машинних кодів перебільшує 3800 завдяки використанню 8 засобівадресації в різних їх модифікаціях.
В МП ВМ86 використовується 8 видівадресації — неповна безпосередня, пряма, стекова, індексна, базова,базово-індексна (останні три є варіантами непрямої адресації і можуть бути якіз зміщенням, так і без нього) і відносна.
За функціональною ознакою системакоманд ВМ86 ділиться на шість груп: команди пересилки даних, командиарифметичних операцій, команди логічних операцій і зсуву, команди передачікерування, команди роботи з ланцюжками і команди керування мікропроцесором.
Оскільки студенти вже вивчали цей МП упопередніх дисциплінах, у нашому курсі докладно на цьому процесорі незупиняємось.
Наведемо тільки групу команд роботи зланцюжками.
Це команди MOVSW/B, STOSW/B, LODSW/B,CMPSW/B i SCASW/B. Вони дозволяють виконувати пересилання та порiвняння масивiвданих.
До складу МПК К1810 входять:
К1810ВТ03 – контролер динамічноїпам’яті;
К1810ВТ37 – контролер прямого доступу упам’ять;
К1810ВИ54 – програмований інтервальнийтаймер;
К1810ГФ84 – генератор тактовихімпульсів;
К1810ВМ86 – центральний процесор;
К1810ВМ87 – арифметичний сопроцесор;
К1810ВГ88 – контролер системної шини;
К1810ВМ89 – спецпроцесор вводу-виводу;
К1810ВБ89 – арбітр шини.
Контролер динамічної пам’яті К1810ВТ03використовується як пристрiй керування ОЗП систем на базі МПК серій КР580,К1810, К1821.
Він виробляє всі необхідні сигнали длякерування читанням, записом, регенерацією, для ОЗП на елементах пам’яті К565серії, емністю 4К, 16К, 64К і більше.
Контролер ПДП К1810ВТ37використовується у складі МПС на базі МПК серій КР580, К1810, К1821 дляреалізації швидкісного обміну даними між зовнішніми пристроями та системноюпам’яттю (аналог КК580ВТ57).
Таймер К1810ВИ54, конструктивносумісний з ПІТ типу КР580ВИ53, має теж саме керуюче слово та відрізняється віднього підвищеною швидкодією.
Мікросхема К1810ГФ84 уявляє собоюбіполярний генератор тактових імпульсів з частотою до 30 МГц.
До складу мікросхеми входять: задаючийгенератор; подільники частоти на три і на два; схема формування сигналуготовності READY; пороговий елемент і логічні елементи.
Ця мікросхема може використовуватисядля синхронізації роботи мікропроцесорних систем на базі як МП К1810ВМ86(8086), так і МП 80286.
Арифметичний сопроцесор містить в собічотири 16- бітових, і вісім 80-бітових регістрів. Розрядності шини даних адресита керування такі ж самі, як в ЦП ВМ86.
Система команд ВМ87 мiстить 68мнемокодів і дозволяє виконувати операції над цілими двоїчними,двоїчно-десятичними раціональними числами. Крім стандартних аріфметичнихкоманд, має команди обчислення квадратного кореня, логарифма татригонометрічних функцій.
Контролер системної шини К1810ВГ88призначений для роботи у складі МП системи на базі МПК К1810.
В залежності від стану він керуєобміном даними між локальною шиною (ЛШ) процесора та системною шиною пристрою,а також між ЛШ та шиною вводу-виводу.
Контролер синхронізується ГТС та керуєроботою формувачiв шин, регістрами, фіксаторами адреси, пристроямивводу-виводу. Основою для формування командних сигналів контролера є код стануМП, що надходить на входи S0, S1, S2.
Cпецпроцесор вводу-ввиводу К1810ВМ89(СПВВ) виконує функції ініціалізації та керування контролерами зовнішніхпристроїв, забезпечення гнучких пересилок з ПДП.
Має два ідентичних канали вводу-виводу,які забезпечують швидкість передачі до 1,25 Мбайт/с. СПВВ дозволяє спрягати 16-та 8-бітові шини та периферійні пристрої. Має свою особисту систему команд.
Арбітр шини К1810ВБ89 використовуєтьсяу МП системах як пристрiй, що виконує синхронізацію доступу багатьох МП досистемної шини.
ВБ89 забезпечує реалізацію трьохметодів: паралельного, послідовного та циклічного розв’язань пріоритетів.