Содержание
Введение
1. Общая часть
1.1 Классификация и структурамикроконтроллеров
1.2 Структурапроцессорного ядра микроконтроллеров
2. Специальная часть
2.1 CISC и RISCархитектура процессора
2.2 RISC- архитектура
2.3 Микроконтроллер с RISC архитектурой
Заключение
Список используемойлитературы
Введение
Микроконтроллер (MCU) —микросхема, предназначенная для управления электронными устройствами. Типичныймикроконтроллер сочетает в себе функции процессора и периферийных устройств,может содержать ОЗУ и ПЗУ. По сути, это однокристальный компьютер, способныйвыполнять простые задачи. Использование одной микросхемы, вместо целого набора,как в случае обычных процессоров, применяемых в персональных компьютерах,значительно снижает размеры, энергопотребление и стоимость устройств,построенных на базе микроконтроллеров. Микроконтроллеры являются основой дляпостроения встраиваемых систем, их можно встретить во многих современныхприборах, таких, как телефоны, стиральные машины и т. п. Термин «микроконтроллер» (МК) вытеснил из употребления ранееиспользовавшийся термин «однокристальная микро-ЭВМ». Первый же патент наоднокристальную микро-ЭВМ был выдан в 1971 году инженерам М. Кочрену и Г. Буну,сотрудникам Texas Instruments. Именно они предложили на одном кристаллеразместить не только микропроцессор, но и память, устройства ввода-вывода. Споявлением однокристальных микро-ЭВМ связывают начало эры компьютернойавтоматизации в области управления. По-видимому, это обстоятельство иопределило термин «микроконтроллер» (control — управление). В 1979 году НИИ ТТразработали однокристальную 16-разрядную ЭВМ К1801ВЕ1, архитектура которойназывалась «Электроника НЦ». В 1980 году фирма Intel выпускает микроконтроллерi8048. Чуть позже в этом же году Intel выпускает следующий микроконтроллер:i8051. Удачный набор периферийных устройств, возможность гибкого выбора внешнейили внутренней программной памяти и приемлемая цена обеспечили этомумикроконтроллеру успех на рынке. С точки зрения технологии микроконтроллерi8051 являлся для своего времени очень сложным изделием — в кристалле былоиспользовано 128 тыс. транзисторов, что в 4 раза превышало количествотранзисторов в 16-разрядном микропроцессоре i8086.
На сегодняшний деньсуществует более 200 модификаций микроконтроллеров, совместимых с I8051,выпускаемых двумя десятками компаний, и большое количество микроконтроллеровдругих типов. Популярностью у разработчиков пользуются 8-битныемикроконтроллеры PIC фирмы Microchip Technology и AVR фирмы Atmel,шестнадцатибитные MSP430 фирмы TI, а также ARM, архитектуру которыхразрабатывает фирма ARM и продаёт лицензии другим фирмам для их производства,процессоров — микроконтроллеры.
При проектированиимикроконтроллеров приходится соблюдать баланс между размерами и стоимостью содной стороны и гибкостью и производительностью с другой. Для разных приложенийоптимальное соотношение этих и других параметров может различаться оченьсильно. Поэтому существует огромное количество типов микроконтроллеров,отличающихся архитектурой процессорного модуля, размером и типом встроеннойпамяти, набором периферийных устройств, типом корпуса и т. д.
1. Общая часть
1.1 Классификация иструктура микроконтроллеров
В настоящее времявыпускается целый ряд типов МК. Все эти приборы можно условно разделить на триосновных класса:
— 8-разрядные МКдля встраиваемых приложений;
— 16- и32-разрядные МК;
— цифровыесигнальные процессоры (DSP).
Наиболее распространеннымпредставителем семейства МК являются 8-разрядные приборы, широко используемые впромышленности, бытовой и компьютерной технике. Они прошли в своем развитиипуть от простейших приборов с относительно слаборазвитой периферией досовременных многофункциональных контроллеров, обеспечивающих реализацию сложныхалгоритмов управления в реальном масштабе времени. Причиной жизнеспособности8-разрядных МК является использование их для управления реальными объектами,где применяются, в основном, алгоритмы с преобладанием логических операций,скорость обработки которых практически не зависит от разрядности процессора.
Росту популярности8-разрядных МК способствует постоянное расширение номенклатуры изделий,выпускаемых такими известными фирмами, как Motorola, Microchip, Intel, Zilog,Atmel и многими другими. Современные 8-разрядные МК обладают, как правило,рядом отличительных признаков. Перечислим основные из них:
— модульнаяорганизация, при которой на базе одного процессорного ядра (центральногопроцессора) проектируется ряд (линейка) МК, различающихся объемом и типомпамяти программ, объемом памяти данных, набором периферийных модулей, частотойсинхронизации;
— использованиезакрытой архитектуры МК, которая характеризуется отсутствием линий магистралейадреса и данных на выводах корпуса МК. Таким образом, МК представляет собойзаконченную систему обработки данных, наращивание возможностей которой сиспользованием параллельных магистралей адреса и данных не предполагается;
— использованиетиповых функциональных периферийных модулей (таймеры, процессоры событий,контроллеры последовательных интерфейсов, аналого-цифровые преобразователи идр.), имеющих незначительные отличия в алгоритмах работы в МК различныхпроизводителей;
— расширение числарежимов работы периферийных модулей, которые задаются в процессе инициализациирегистров специальных функций МК.
При модульном принципепостроения все МК одного семейства содержат процессорное ядро, одинаковое длявсех МК данного семейства, и изменяемый функциональный блок, который отличаетМК разных моделей. Процессорное ядро включает в себя:
— центральныйпроцессор;
— внутреннююконтроллерную магистраль (ВКМ) в составе шин адреса, данных и управления;
— схемусинхронизации МК;
— схему управлениярежимами работы МК, включая поддержку режимов пониженного энергопотребления,начального запуска (сброса) и т.д.
Изменяемый функциональныйблок включает в себя модули памяти различного типа и объема, портыввода/вывода, модули тактовых генераторов (Г), таймеры. В относительно простыхМК модуль обработки прерываний входит в состав процессорного ядра. В болеесложных МК он представляет собой отдельный модуль с развитыми возможностями. Всостав изменяемого функционального блока могут входить и такие дополнительныемодули как компараторы напряжения, аналого-цифровые преобразователи (АЦП) идругие. Каждый модуль проектируется для работы в составе МК с учетом протоколаВКМ. Данный подход позволяет создавать разнообразные по структуре МК в пределаходного семейства.
1.2 Структурапроцессорного ядра микроконтроллера
Основнымихарактеристиками, определяющими производительность процессорного ядра МК,являются:
— набор регистровдля хранения промежуточных данных;
— система командпроцессора;
— способы адресацииоперандов в пространстве памяти;
— организацияпроцессов выборки и исполнения команды.
С точки зрения системыкоманд и способов адресации операндов процессорное ядро современных 8-разрядныхМК реализует один из двух принципов построения процессоров:
— процессоры сCISC-архитектурой, реализующие так называемую полную систему команд(Complicated Instruction Set Computer);
— процессоры сRISC-архитектурой, реализующие сокращенную систему команд (Reduced InstructionSet Computer).
CISC-процессоры выполняютбольшой набор команд с развитыми возможностями адресации, давая разработчикувозможность выбрать наиболее подходящую команду для выполнения необходимойоперации. В применении к 8-разрядным МК процессор с CISC-архитектурой можетиметь однобайтовый, двухбайтовый и трехбайтовый (редко четырехбайтовый) форматкоманд. Время выполнения команды может составлять от 1 до 12 циклов. К МК сCISC-архитектурой относятся МК фирмы Intel с ядром MCS-51, которыеподдерживаются в настоящее время целым рядом производителей, МК семейств НС05,НС08 и НС11 фирмы Motorola и ряд других.
В процессорах сRISC-архитектурой набор исполняемых команд сокращен до минимума. Для реализацииболее сложных операций приходится комбинировать команды. При этом все командыимеют формат фиксированной длины (например, 12, 14 или 16 бит), выборка командыиз памяти и ее исполнение осуществляется за один цикл (такт) синхронизации.Система команд RISC-процессора предполагает возможность равноправногоиспользования всех регистров процессора. Это обеспечивает дополнительнуюгибкость при выполнении ряда операций. К МК с RISC-процессором относятся МК AVRфирмы Atmel, МК PIC16 и PIC17 фирмы Microchip и другие.
На первый взгляд, МК сRISC-процессором должны иметь более высокую производительность по сравнению сCISC МК при одной и той же тактовой частоте внутренней магистрали. Однако напрактике вопрос о производительности более сложен и неоднозначен.
С точки зренияорганизации процессов выборки и исполнения команды в современных 8-разрядных МКприменяется одна из двух уже упоминавшихся архитектур МПС: фон-неймановская(принстонская) или гарвардская.
Основное преимуществоархитектуры Фон-Неймана – упрощение устройства МПС, так как реализуетсяобращение только к одной общей памяти. Кроме того, использование единой областипамяти позволяло оперативно перераспределять ресурсы между областями программ иданных, что существенно повышало гибкость МПС с точки зрения разработчикапрограммного обеспечения. Размещение стека в общей памяти облегчало доступ кего содержимому. Неслучайно поэтому фон-неймановская архитектура стала основнойархитектурой универсальных компьютеров, включая персональные компьютеры.
Гарвардская архитектурапочти не использовалась до конца 70-х годов, пока производители МК не поняли,что она дает определенные преимущества разработчикам автономных системуправления.
Дело в том, что, судя поопыту использования МПС для управления различными объектами, для реализациибольшинства алгоритмов управления такие преимущества фон-неймановскойархитектуры как гибкость и универсальность не имеют большого значения. Анализреальных программ управления показал, что необходимый объем памяти данных МК,используемый для хранения промежуточных результатов, как правило, на порядокменьше требуемого объема памяти программ. В этих условиях использование единогоадресного пространства приводило к увеличению формата команд за счет увеличениячисла разрядов для адресации операндов. Применение отдельной небольшой пообъему памяти данных способствовало сокращению длины команд и ускорению поискаинформации в памяти данных.
Кроме того, гарвардскаяархитектура обеспечивает потенциально более высокую скорость выполнения программыпо сравнению с фон-неймановской за счет возможности реализации параллельныхопераций. Выборка следующей команды может происходить одновременно свыполнением предыдущей, и нет необходимости останавливать процессор на времявыборки команды. Этот метод реализации операций позволяет обеспечиватьвыполнение различных команд за одинаковое число тактов, что дает возможностьболее просто определить время выполнения циклов и критичных участков программы.
Большинствопроизводителей современных 8-разрядных МК используют гарвардскую архитектуру.Однако гарвардская архитектура является недостаточно гибкой для реализациинекоторых программных процедур. Поэтому сравнение МК, выполненных по разнымархитектурам, следует проводить применительно к конкретному приложению.
В настоящее времянаиболее яркими представителями микроконтроллеров SISC и RISC, имеющихсоответственно фон-неймановскую и гарвардскую архитектуры являютсямикроконтроллеры i8051 и AVR – микроконтроллеры фирмы Atmel, которые по рядухарактеристик превзошли очень известные PIC – микроконтроллеры. Поэтомурассмотрим организацию и устройство вышеперечисленных представителей.
2. Специальная часть
2.1 CISC иRISC архитектура процессора
Двумяосновными архитектурами набора команд, используемыми компьютерной промышленностьюна современном этапе развития вычислительной техники, являются архитектуры CISC и RISC. Основоположником CISC-архитектуры –архитектуры с полным набором команд (CISC – Complete Instruction Set Computer) можно считать фирму IBM с ее базовой архитектуройIBM/360, ядро которойиспользуется с 1964 г. и дошло до наших дней, например, в таких современныхмейнфреймах, как IBM ES/9000.
Лидером вразработке микропроцессоров с полным набором команд считается компания Intel с микропроцессорами X86 и Pentium. Это практическистандарт для рынка микропроцессоров.
Простотаархитектуры RISC-процессора обеспечивает его компактность, практическое отсутствиепроблем с охлаждением кристалла, чего нет в процессорах фирмы Intel, упорно придерживающейсяпути развития архитектуры CISC. Формирование стратегии CISC-архитектуры произошло засчет технологической возможности перенесения «центра тяжести»обработки данных с программного уровня системы на аппаратный, так как основнойпуть повышения эффективности для CISC-компьютера виделся, в первую очередь, вупрощении компиляторов и минимизации исполняемого модуля. На сегодняшний день CISC-процессоры почтимонопольно занимают на компьютерном рынке сектор персональных компьютеров,однако RISC-процессорам нет равных в секторе высокопроизводительных серверови рабочих станций.
Основныечерты RISC-архитектуры с аналогичными по характеру чертами CISC-архитектурыотображаются следующим образом (табл.1):
Таблица 1.Основные чертыархитектурыCISC- архитектура RISC-архитектура Многобайтовые команды Однобайтовые команды Малое количество регистров Большое количество регистров Сложные команды Простые команды Одна или менее команд за один цикл процессора Несколько команд за один цикл процессора Традиционно одно исполнительное устройство Несколько исполнительных устройств
Одним из важныхпреимуществ RISC-архитектуры является высокая скорость арифметическихвычислений. RISC-процессоры первыми достигли планки наиболее распространенногостандарта IEEE 754, устанавливающего 32-разрядный формат для представлениячисел с фиксированной точкой и 64-разрядный формат «полной точности»для чисел с плавающей точкой. Высокая скорость выполнения арифметическихопераций в сочетании с высокой точностью вычислений обеспечиваетRISC-процессорам безусловное лидерство по быстродействию в сравнении сCISC-процессорами.
Другой особенностьюRISC-процессоров является комплекс средств, обеспечивающих безостановочнуюработу арифметических устройств: механизм динамического прогнозированияветвлений, большое количество оперативных регистров, многоуровневая встроеннаякэш-память.
Организация регистровойструктуры – основное достоинство и основная проблема RISC. Практически любаяреализация RISC-архитектуры использует трехместные операции обработки, вкоторых результат и два операнда имеют самостоятельную адресацию – R1: = R2,R3. Это позволяет без существенных затрат времени выбрать операнды изадресуемых оперативных регистров и записать в регистр результат операции. Крометого, трехместные операции дают компилятору большую гибкость по сравнению стиповыми двухместными операциями формата «регистр – память»архитектуры CISC. В сочетании с быстродействующей арифметикой RISC-операциитипа «регистр – регистр» становятся очень мощным средством повышенияпроизводительности процессора.
Вместе с тем опора нарегистры является ахиллесовой пятой RISC-архитектуры. Проблема в том, что впроцессе выполнения задачи RISC-система неоднократно вынуждена обновлятьсодержимое регистров процессора, причем за минимальное время, чтобы не вызыватьдлительных простоев арифметического устройства. Для CISC-систем подобнойпроблемы не существует, поскольку модификация регистров может происходить нафоне обработки команд формата «память – память».
Существуют два подхода крешению проблемы модификации регистров в RISC-архитектуре: аппаратный,предложенный в проектах RISC-1 и RISC-2, и программный, разработанныйспециалистами IВМ и Стэндфордского университета. Принципиальная разница междуними заключается в том, что аппаратное решение основано на стремлении уменьшитьвремя вызова процедур за счет установки дополнительного оборудованияпроцессора, тогда как программное решение базируется на возможностяхкомпилятора и является более экономичным с точки зрения аппаратуры процессора.
2.2 RISC-архитектура
В 70-е годы XX векаученые выдвинули революционную по тем временам идею создания микропроцессора,«понимающего» только минимально возможное количество команд.
Замысел RISC- процессора(Reduced Instruction Set Computer, компьютер с сокращенным набором команд)родился в результате практических исследований частоты использования командпрограммистами, проведенных в 70-х годах в США и Англии. Их непосредственныйитог — известное «правило 80/20»: в 80% кода типичной прикладнойпрограммы используется лишь 20% простейших машинных команд из всего доступногонабора.
Первый«настоящий» RISC-процессор с 31 командой был создан под руководствомДэвида Паттерсона из Университета Беркли, затем последовал процессор с наборомиз 39 команд. Они включали в себя 20-50 тыс. транзисторов. Плодами трудовПаттерсона воспользовалась компания Sun Microsystems, разработавшая архитектуруSPARC с 75 командами в конце 70-х годов. В 1981 г. в Станфордском университете стартовал проект MIPS по выпуску RISC-процессора с 39 командами.В итоге была основана корпорация Mips Computer в середине 80-х годов исконструирован следующий процессор уже с 74 командами.
По данным независимойкомпании IDC, в 1992 году архитектура SPARC занимала 56% рынка, далее следовалиMIPS — 15% и PA-RISC — 12,2%
Примерно в то же времяIntel разработала серию 80386, последних «истинных» CISC-процессоровв семействе IA-32. В последний раз повышение производительности было достигнутотолько за счет усложнения архитектуры процессора: из 16-разрядной онапревратилась в 32-разрядную, дополнительные аппаратные компоненты поддерживаливиртуальную память, и добавился целый ряд новых команд.
Основные особенностиRISC-процессоров:
ü Сокращенный набор команд (от 80 до150 команд).
ü Большинство команд выполняется за 1такт.
ü Большое количество регистров общегоназначения.
ü Наличие жестких многоступенчатыхконвейеров.
ü Все команды имеют простой формат, ииспользуются немногие способы адресации.
ü Наличие вместительной раздельнойкэш-памяти.
ü Применение оптимизирующихкомпиляторов, которые анализируют исходный код и частично меняют порядокследования команд.
RISC-процессоры 3-гопоколения
Самыми крупнымиразработчиками RISC-процессоров считаются Sun Microsystems (архитектура SPARC — Ultra SPARC), IBM (многокристальные процессоры Power, однокристальные PowerPC — PowerPC 620), Digital Equipment (Alpha — Alpha 21164), Mips Technologies(семейство Rxx00 — R 10000), а также Hewlett-Packard (архитектура PA-RISC — PA-8000).
Все RISC-процессорытретьего поколения:
ü являются 64-х разрядными исуперскалярными (запускаются не менее 4-х команд за такт);
ü имеют встроенные конвейерные блокиарифметики с плавающей точкой;
ü имеют многоуровневую кэш-память.Большинство RISC-процессоров кэшируют предварительно дешифрованные команды;
ü изготавливаются по КМОП-технологии с4 слоями металлизации.
Для обработки данныхприменяется алгоритм динамического прогнозирования ветвлений и методпереназначения регистров, что позволяет реализовать внеочередное выполнениекоманд.
Повышениепроизводительности RISC-процессоров достигается за счет повышения тактовойчастоты и усложнения схемы кристалла. Представителями первого направленияявляются процессоры Alpha фирмы DEC, наиболее сложными остаются процессорыкомпании Hewlett-Packard.
Уменьшение наборамашинных команд в RISC-архитектуре позволило разместить на кристаллевычислительного ядра большое количество регистров общего назначения.Увеличение количества регистров общего назначения позволило минимизироватьобращения к медленной оперативной памяти, оставив для работы с RAM толькооперации чтения данных из оперативной памяти в регистр и запись данных изрегистра в оперативную память, все остальные машинные команды используют вкачестве операндов регистры общего назначения.
Основными преимуществамиRISC-архитектуры является наличие следующих свойств:
— Большое числорегистров общего назначения.
— Универсальныйформат всех микроопераций.
— Равное времявыполнения всех машинных команд.
— Практически всеоперации пересылки данных осуществляются по маршруту регистр – регистр.
Равное время выполнениявсех машинных команд позволяют обрабатывать поток командных инструкций поконвейерному принципу, т.е. выполняется синхронизация аппаратных частей сучетом последовательной передачи управления от одного аппаратного блока кдругому.
Аппаратные блоки вRISC-архитектуре:
Блок загрузки инструкцийвключает в себя следующие составные части: блок выборки инструкций из памятиинструкций, регистр инструкций, куда помещается инструкция после ее выборки иблок декодирования инструкций. Эта ступень называется ступенью выборкиинструкций.
Регистры общегоназначения совместно с блоками управления регистрами образуют вторую ступеньконвейера, отвечающую за чтение операндов инструкций. Операнды могут хранитьсяв самой инструкции или в одном из регистров общего назначения. Эта ступеньназывается ступенью выборки операндов.
Арифметико-логическоеустройство и, если в данной архитектуре реализован, аккумулятор, вместе слогикой управления, которая, исходя из содержимого регистра инструкций,определяет тип выполняемой микрооперации. Источником данных помимо регистраинструкций может быть счетчик команд, при выполнении микроопераций условногоили безусловного перехода. Данная ступень называется исполнительной ступеньюконвейера.
Набор состоящий изрегистров общего назначения, логики записи и иногда из RAM образуют ступеньсохранения данных. На этой ступени результат выполнения инструкций записываютсяв регистры общего назначения или в основную память.
Однако к моментуразработки RISC-архитектуры, промышленным стандартом микропроцессоров де-фактостала архитектура Intel x86, выполненная по принципу CISC-архитектуры. Наличиебольшого числа программ, написанных под архитектуру Intel x86, сделаланевозможным массовый переход ЭВМ на RISC-архитектуру. По этой причине основнойсферой использования RISC-архитектуры явились микроконтроллеры, благодаря тому,что они не были привязаны к существующему программному обеспечению. Кроме тогонекоторые производители ЭВМ во главе с IBM так же начали выпускать ЭВМ,построенные по RISC-архитектуре, однако несовместимость программногообеспечения между Intel x86 и RISC-архитектурой в значительной степениограничивала распространение последних.
Однако, преимуществаRISC-архитектуры были столь существенны, что инженеры нашли способ перейти навычислители, выполненные по RISC-архитектуре, при этом не отказываясь отсуществующего программного обеспечения. Ядра большинство современныхмикропроцессоров, поддерживающих архитектуру Intel x86, выполнены поRISC-архитектуре с поддержкой мультискалярной конвейерной обработки.Микропроцессор получает на вход инструкцию в формате Intel x86, заменяем еенесколькими (до 4-х) RISC-инструкциями.
Таким образом, ядрабольшинства современных микропроцессоров, начиная с Intel 486DX, выполнены поRISC-архитектуре с поддержкой внешнего Intel x86 интерфейса. Кроме того,подавляющее большинство микроконтроллеров, а так же некоторые микропроцессорывыпускаются по RISC-архитектуре.
В современномRISC-процессоре используется не менее 32 регистров, часто более 100, в товремя, как в классических ЦВМ обычно 8-16 регистров общего назначения. Врезультате процессор на 20%-30% реже обращается к оперативной памяти, что такжеповысило скорость обработки данных. Кроме того, наличие большого количестварегистров упрощает работу компилятора по распределению регистров подпеременные. Упростилась топология процессора, выполняемого в виде однойинтегральной схемы, сократились сроки ее разработки, она стала дешевле.
После появленияRISC-процессоров традиционные процессоры получили обозначение CISC – то есть сполным набором команд (Complete Instruction Set Computer).
В настоящее время RISC-процессорыполучили широкое распространение. Современные RISC-процессоры характеризуются следующим:
— упрощенным наборомкоманд;
— используются командыфиксированной длины и фиксированного формата,
простые способыадресации, что позволяет упростить логику декодирования команд;
— большинство команд выполняютсяза один цикл процессора;
— логика выполнениякоманд с целью повышения производительности ориентирована на аппаратную, а нена микропрограммную реализацию, отсутствуют макрокоманды, усложняющие структурупроцессора и уменьшающие скорость его работы;
— взаимодействие соперативной памятью ограничивается операциями
пересылки данных;
— для обработки, какправило, используются трехадресные команды, что помимо упрощения дешифрациидает возможность сохранять большее число переменных в регистрах без их последующейперезагрузки;
— создан конвейер команд,позволяющий обрабатывать несколько из них одновременно;
— наличие большогоколичества регистров;
— используетсявысокоскоростная память.
В RISC-процессорахобработка машинной команды разделена на несколько ступеней, каждую ступеньобслуживают отдельные аппаратные средства и организована передача данных отодной ступени к следующей.
Производительность приэтом возрастает благодаря тому, что одновременно на различных ступеняхконвейера выполняются несколько команд.
Выполнение типичнойкоманды можно разделить на следующие этапы:
ü выборка команды IF — по адресу,заданному счетчиком команд, из памяти извлекается команда;
ü 2) декодирование команды ID –выяснение ее смысла, выборка операндов из регистров;
ü 3) выполнение операции EX, принеобходимости обращения к памяти — вычисление физического адреса;
ü 4) обращение к памяти ME;
ü 5)запоминание результата WB
В процессорах с RISC-архитектурой наборисполняемых команд сокращен до минимума. Для реализации более сложных операцийприходится комбинировать команды. При этом все команды имеют форматфиксированной длины (например, 12, 14 или 16 бит), выборка команды из памяти иее исполнение осуществляется за один цикл (такт) синхронизации. Система команд RISC-процессора предполагаетвозможность равноправного использования всех регистров процессора. Этообеспечивает дополнительную гибкость при выполнении ряда операций. К МК с RISC-процессором относятся МКAVR фирмы Atmel, МК PIC16 и PIC17 фирмы Microchip и другие.
На первый взгляд, МК с RISC-процессором должны иметьболее высокую производительность по сравнению с CISC МК при одной и той жетактовой частоте внутренней магистрали. Однако на практике вопрос опроизводительности более сложен и неоднозначен.
/>
Рис.2 Структура МК с RISC архитектурой
Гарвардская архитектура почти не использоваласьдо конца 70-х годов, пока производители МК не поняли, что она дает определенныепреимущества разработчикам автономных систем управления.
Дело в том,что, судя по опыту использования МПС для управления различными объектами, дляреализации большинства алгоритмов управления такие преимуществафон-неймановской архитектуры как гибкость и универсальность не имеют большогозначения. Анализ реальных программ управления показал, что необходимый объемпамяти данных МК, используемый для хранения промежуточных результатов, какправило, на порядок меньше требуемого объема памяти программ. В этих условияхиспользование единого адресного пространства приводило к увеличению форматакоманд за счет увеличения числа разрядов для адресации оперрандов. Применениеотдельной небольшой по объему памяти данных способствовало сокращению длиныкоманд и ускорению поиска информации в памяти данных.
Кроме того, гарвардская архитектура обеспечиваетпотенциально более высокую скорость выполнения программы по сравнению сфон-неймановской за счет возможности реализации параллельных операций. Выборкаследующей команды может происходить одновременно с выполнением предыдущей, инет необходимости останавливать процессор на время выборки команды. Этот методреализации операций позволяет обеспечивать выполнение различных команд заодинаковое число тактов, что дает возможность более просто определить время выполненияциклов и критичных участков программы.
Большинство производителей современных8-разрядных МК используют гарвардскую архитектуру. Однако гарвардскаяархитектура является недостаточно гибкой для реализации некоторых программныхпроцедур. Поэтому сравнение МК, выполненных по разным архитектурам, следуетпроводить применительно к конкретному приложению.
2.3 Микроконтроллер с RISC архитектурой
PIC16C71 относится ксемейству КМОП микроконтроллеров. Отличается тем, что имеет внутреннее 1K x 14бит EPROM для программ, 8-битовые данные и 64- байтовый встроенныйаналого-цифровой преобразователь. Отличаются низкой стоимостью и высокой производительностью.
Пользователи, которыезнакомы с семейством PIC16C5X могут посмотреть подробный список отличий новогоот производимых ранее контроллеров.
Все команды состоят изодного слова (14 бит шириной) и исполняются за один цикл (200 нс при 20 МГц),кроме команд перехода, которые выполняются за два цикла (400 нс).
PIC16C71 имеетпрерывание, срабатывающее от четырех источников, и восьмиуровневый аппаратныйстек.
Периферия включает в себя8-битный таймер/счетчик с 8-битным программируемым предварительным делителем(фактически 16 — битный таймер), 13 линий двунаправленного ввода/вывода ивосьми битный АЦП. Высокая нагрузочная способность (25 мА макс. втекающий ток,20 мА макс. Вытекающий ток) линий ввода/вывода упрощают внешние драйверы и, темсамым, уменьшается общая стоимость системы.
АЦП имеет четыре канала,схему выборки и хранения, разрешающую способность 8 бит с погрешностью не болееодного младшего разряда. Среднее время преобразования 30 мкс, включая времявыборки.
Серия PIC16C71 подходитдля широкого спектра приложений от схем высокоскоростного управленияавтомобильными и электрическими двигателями до экономичных удаленныхприемопередатчиков, показывающих приборов и связных процессоров. Наличие ПЗУпозволяет подстраивать параметры в прикладных программах (коды передатчика,скорости двигателя, частоты приемника и т.д.).
Малые размеры корпусов,как для обычного, так и для поверхностного монтажа, делает эту сериюмикроконтроллеров пригодной для портативных приложений.
Низкая цена,экономичность, быстродействие, простота использования гибкость ввода/выводаделает PIC16C71 привлекательным даже в тех областях, где ранее не применялисьмикроконтроллеры. Например, таймеры, замена жесткой логики в больших системах,сопроцессоры.
Микроконтроллер имеет:
— только 35 простыхкоманд;
— все команды выполняютсяза один цикл(200ns), кроме команд перехода- 2 цикла;
— рабочая частота 0 Гц…20 МГц (min 200 нс цикл команды)
— 14- битовые команды;
— 8- битовые данные;
— 36 х 8 регистров общегоиспользования;
— 15 специальныхаппаратных регистров SFR;
— восьмиуровневыйаппаратный стек;
— прямая, косвенная иотносительная адресация данных и команд;
— четыре источникапрерывания:
внешний вход INT
— переполнение таймераRTCC
— прерывание призавершении аналого-цифрового преобразования
— прерывание при изменении сигналов на линиях порта B.
Периферия, ввод и выводмикроконтроллера имеет:
— 13 линий ввода-вывода синдивидуальной настройкой;
— втекающий/вытекающийток для управления светодиодами
— макс втекающий ток — 25мА
— макс вытекающий ток — 20 мА
— 8 — битныйтаймер/счетчик RTCC с 8-битным программируемым предварительным делителем;
— модуль АЦП:
— 4 мультиплексируемыханалоговых входа, подсоединенных к одному аналога цифровому преобразователю
— схема выборки\хранения
— время преобразования — 20 мкс на канал
— преобразователь — 8бит, с погрешностью +-1 LSB
— вход для внешнегоопорного напряжения Vref (Vref
— диапазон входныханалоговых сигналов от Vss до Vref
— автоматический сброспри включении;
— таймер включения присбросе;
— таймер запускагенератора;
— Watchdog таймер WDT ссобственным встроенным генератором, обеспечивающим повышенную надежность;
— EPROM бит секретностидля защиты кода;
— экономичный режимSLEEP;
— выбираемыепользователем биты для установки режима возбуждения встроенного генератора:
- RC генератор RC
- обычный кварцевыйрезонатор XT
- высокочастотныйкварцевый резонатор HS
- экономичныйнизкочастотный кристалл LP
— встроенное устройствосамопрограммирования EPROM памяти программ,
используются только двеножки.
Обозначения ножек и ихфункциональное назначение:
RA4/RTCC -Вход черезтриггер Шмидта. Ножка порта ввода/вывода с открытым стоком или вход частоты длятаймера/счетчика RTCC.
RA0/AIN0 — Двунаправленная линия ввода/вывода.
Аналоговый вход канала 0.
Как цифровой вход имеетуровни ТТЛ.
RA1/AIN1 -Двунаправленнаялиния ввода/вывода.
Аналоговый вход канала 1.
Как цифровой вход имеетуровни ТТЛ.
RA2/AIN2 -Двунаправленнаялиния ввода/вывода.
Аналоговый вход канала 2.
Как цифровой вход имеетуровни ТТЛ.
RA3/AIN3/Vref-Двунаправленная линия ввода/вывода.
RB0/INT -Двунаправленнаялиния порта вывода или внешний вход прерывания.
RB1 — RB5-Двунаправленные линии ввода/вывода.
RB6 — Двунаправленныелинии ввода/вывода.
RB7 -Двунаправленныелинии ввода/вывода.
/MCLR/Vpp -Низкий уровеньна этом входе генерирует сигнал сброса для контроллера. Активный низкий.
Вход через триггер Шмидта.
OSC1 -Для подключениякварца, RC или вход внешней тактовой частоты.
OSC2 -Генератор, выходтактовой
CLKOUT -частоты в режимеRC генератора, в остальных случаях — для подкл. кварца
Vdd –Напряжение питания.
Vss –Общий (земля).
Заключение
В данной курсовой работерассмотрены микроконтроллеры с RISC иCISC архитектурой. RISC архитектура была рассмотрена болееуглубленно и точнее. Отмечена классификация, структура микроконтроллера,структура процессорного ядра микроконтроллера, основные особенности RISCархитектуры.
На сегодняшний деньсуществует более 200 модификаций микроконтроллеров, совместимых с i8051,выпускаемых двумя десятками компаний, и большое количество микроконтроллеровдругих типов. Популярностью у разработчиков пользуются 8-битные микроконтроллерыPIC фирмы Microchip Technology и AVR фирмы Atmel, шестнадцатибитные MSP430фирмы TI, а также ARM, архитектуру которых разрабатывает фирма ARM и продаётлицензии другим фирмам для их производства, процессоров — микроконтроллеры.
При проектированиимикроконтроллеров приходится соблюдать баланс между размерами и стоимостью содной стороны и гибкостью и производительностью с другой. Для разных приложенийоптимальное соотношение этих и других параметров может различаться оченьсильно. Поэтому существует огромное количество типов микроконтроллеров,отличающихся архитектурой процессорного модуля, размером и типом встроеннойпамяти, набором периферийных устройств, типом корпуса и т. д.
Список использованнойлитературы:
1. «Основы микропроцессорной техники».Авторы Ю.В. Новиков и П.К Скоробогатов.
2. «Архитектура вычислительныхсистем» Москва «Радио и связь» 1990 г.
Автор А.Д. Смирнов.
3. «Электронно-вычислительные машиныи системы» Москва «Радио и связь»1991г. авторы Б.М.Каган.