Метод граничного сканирования — Boundary-Scan(стандарт IEEE 1149.1)
С середины 70-х годов структурноетестирование печатных плат основывалось на физическом доступе к устройствам имежсоединениям на плате с помощью так называемого «ложа из гвоздей» (рис. 1). Сразвитием технологии изготовления печатных плат, стали уменьшаться расстояниямежду соседними медными дорожками – стало более рискованно каждый раз кластьплату на гвозди. Появились двухсторонние платы, и инженерам пришлосьприкладывать гвозди с двух сторон. Вопрос о физическом доступе был исчерпан споявлением многослойных печатных плат.
/>
Рисунок 1
С такими проблемамистолкнулись в середине 80-х большинство производителей. Для поиска возможныхрешений была создана группа JTAG (Joint Test Action Group), которая с помощью 200 ведущих фирм в течение 5 лет разработала стандарт Boundary-Scan IEEE 1149.1 (IEEE – Institute of Electricaland Electronic Engineers).
В основу принципа былаположена концепция размещения последовательного сдвигового регистра по границамустройства (рис. 2) Причем, сами ячейки такого регистра располагаютсянепосредственно между первичными входами/выходами устройства и логическимядром.
/>
/>
Рисунок 2
Таким образом, вустройство добавляется 4 контакта: TDI (Test Data In – вход тестовых данных), TDO (Test Data Out – выход тестовых данных), TMS (Test Mode Select – выбор тестового режима) и TCK (Test Clock – тестовая синхронизация).
/>
Рисунок 3.
Сущность механизмасканирования сходна с методом Scan Path. Однако, естьсущественные различия. Во-первых, логика ядра может быть любой, в том числесодержать последовательностные структуры (не нужно разбивать устройство накомбинационную часть и память). Во-вторых, ячейки сканирования располагаютсякак до, так и после логики.
Несколько устройств наплате могут быть объединены в единый последовательный путь сканирования (рис.3). Это можно сделать путем соединения TDO с TDI следующего устройства. Такимобразом, на плате появляется также 4 дополнительных вывода: TDI и TDO, и общиедля всех устройств TCK и TMS.
Таким образом, технологияграничного сканирования при относительно небольших аппаратурных затратахпозволила реализовать нечто вроде «виртуальных гвоздей», что обеспечивает нетолько 100% наблюдаемость, но и 100% управляемость входов/выходов устройств.
Несомненно, технология Boundary-Scan является значительным прорывом вперед в DFT.Рассмотрим архитектуру устройства, которую описывает стандарт IEEE 1149.1.
Общая схема устройства представленана рис. 4.
/>
Рисунок4.
Само устройство,реализующее требуемые функции (которое, как мы видим, может содержать и некиевнутренние регистры), помещается в обрамление из тестовой логики, котороесоставляют:
q Набор из 4обязательных тестовых ножек: TDI, TDO, TMS и TCK. Также возможно добавление ещеодной необязательной тестовой ножки – TR (Test Reset – сброс тестовой логики). Все вместе они называютсяTAP (Test Access Port – тестовый порт доступа).
q Ячейки граничногосканирования на каждой линии первичного входа или выхода, соединенные междусобой, таким образом, чтобы организовать последовательный сдвиговый регистр.
q Однобитныйрегистр обхода (Bypass register).
q Необязательный32-битный идентификационный регистр, с возможностью хранения в немнеизменяемого кода устройства.
q Регистр команд (Instruction Register), в котором хранится текущаякоманда. Разрядность регистра команд должна быть больше или равна 2.
q TAP controller. По сути, это конечный управляющийавтомат для тестовой логики.
Как видно из схемы, тестовая логика предоставляет возможность выбиратьпуть прохождения данных от TDI к TDO: либо через регистр команд (Instruction Register), либо через регистр данных (Data Register). Регистром данных в каждый моментвремени может быть один из следующих регистров:
q Последовательныйсдвиговый регистр граничного сканирования (Boundary-Scan register).
q Какой-либовнутренний регистр, предусмотренный разработчиком устройства (Internal register).
q Регистр обхода (Bypass register).
q Идентификационныйрегистр (Identificationregister).
Рассмотрим регистр сканирования. Ячейки граничного сканирования (Boundary-Scan cells) подразделяются на два типа: входные (размещаются натех первичных входах устройства, где временной фактор критичен – например, навходе синхронизации) и обычные. Схема входной ячейки показана на рис. 5.
/>
Рисунок 5.
Как видно из этой схемы, сигнал проходит по линии данных без задержек.Однако, там где это возможно на входных линиях, а также на всех выходных линияхрасполагают обычные ячейки. Структура типичной ячейки граничного сканированияпредставлена на рис. 6.
/>
Рисунок 6
Рассматриваемая ячейкасостоит из двух D-триггеров, работающих по прямому фронту, двух мультиплексоров“2-в-1”, четырех входов и двух выходов. Назначение структурных элементов схемы:
q Data_In и Data_Out – вход и выход (относительно ячейки)линии данных, на которую эта ячейка и помещена. (PI – parallel input, PO – paralleloutput).
q Scan In и Scan Out –соответственно, вход и выход сканируемых данных (SI – serial scan input, SO – serial scan output). Т.е. на SI данные приходят с SOпредыдущей ячейки (либо с TDI, если это первая ячейка в пути), проходят черезпервый D-триггер и выходят на SO, чтобы попасть на SI следующей ячейки (или наTDO, если это последняя ячейка в пути).
q ShiftDR – определяет источник информации дляпервого D-триггера: Data_In (режим Capture) либо Scan In (режим Shift).
q Mode – определяет, что пропускать налинию данных Data_Out: сигнал с Data_In (режим Normal) либо сигнал со второго D-триггера (режим Update).
q ClockDR – синхронизирующий вход первогоD-триггера, т.е. для режимов Captureи Shift.
q UpdateDR – синхронизирующий вход второгоD-триггера (режим Update)
Ниже приведена таблицарежимов функционирования ячейки:Режим ShiftDR Mode Функционирование NORMAL - PI ® PO CAPTURE - PI ® SO по фронту на ClockDR SHIFT 1 - SI ® SO по фронту на ClockDR UPDATE - 1 SO ® PO по фронту на UpdateDR
Как видно из структурыячейки, путь сканирования TDI ® SI1 ® SO1® ¼® SOi-1 ® SIi® SOi® SIi+1 ® ¼ ® TDO физически не пересекается с линиями данных PI®PO ячеек граничного сканирования.Таким образом, регистр граничного сканирования является “прозрачным” для самогоустройства. Для осуществления операций сканирования отсутствует необходимостьпереключаться в специальный тестовый режим. Влияние тестовой логики на функционированиеустройства сведено к минимуму. На входных линиях задержка прохождения сигналаможет отсутствовать вообще, а на выходных – равна задержке выходногомультиплексора (Output Mux).
Внутренний регистр (Internal register),предусмотренный разработчиком устройства, например, для хранения результирующейсигнатуры проверки устройства, если в нем реализованы средства встроенногосамотестирования.
Регистр обхода (Bypass register) –простой, но очень важный элемент в рассматриваемой архитектуре. Он создаеткратчайший путь между TDI и TDO, не затрагивая при этом все остальные регистры.Необходимость такого регистра обусловлена ранее оговоренной возможностьюсоединения нескольких устройств в последовательный путь сканирования. Если намнеобходимо иметь доступ не ко всем, а только к некоторым устройствам в цепочке,то остальные устройства устанавливаются в режим Bypass, образуя минимальные задержки прохождения сканируемыхданных. Bypass register состоит из одного мультиплексора “2в 1” и одного D-триггера, синхронизированного прямым фронтом (рис. 7). Отсутствует параллельный вывод данных (в связи с чем, сигнал Update_DR отсутствует всхеме), но есть некоторая особенностьс операцией Capture – в регистрможет записываться аппаратно реализованное значение 0 (т.е. производится захват значения 0).
/>
Рисунок 7
Регистр Идентификации(Identification register) – необязательный 32-битый регистр с режимамисбора данных и сдвига (рис. 8).32 бита идентифицируют устройство через следующие поля:
–Бит 0 (младший разряд) всегда равен 1.
–Биты 1 – 11 идентифицируют фирму-изготовителя устройства. Используется краткая формакода идентификацииJEDEC.
–Биты 12 – 27 обеспечивают 16-битное полесвободного формата с серийным номеромустройства.
–Биты 28 – 31 обеспечивают 4-битное полесвободного формата, чтобы описать до16 различных версий того же основного устройства.
Регистр команд (Instruction Register) состоитиз собственно сдвигового регистра, некоторой декодирующей логики (в зависимостиот количества и типов реализуемых команд) и секции хранения декодированнойкоманды, в которую как только команда поступает, она сразу же поступает навыполнение (рис. 9). Стандарт IEEE 1149.1, во-первых, предписывает, что есть только3 обязательные команды, необходимые для функционирования аппарата Boundary-Scan, а все остальные являются необязательными(дополнительными), во-вторых, обязательные и дополнительные команды в стандартетолько описываются функционально, а их реализация на аппаратном уровнеоставлена полностью на усмотрение разработчика. Последнее, кстати, относится ковсему тестовому обрамлению устройства.
Следующие три команды должны обязательно быть реализованы тестовойлогикой :
q BYPASS (обход) –команда, устанавливающая Bypass register между TDIи TDO. Код команды – все единицы (число разрядов регистра команд ≥2,поэтому для регистра минимальной длины код команды – 11). Режимы Shift и Capture с «0».
/>
Рисунок 8
/>
Рисунок 9.
q EXTEST (внешнеетестирование) – команда, выбирающая сдвиговый регистр и предназначенная длятестирования внешних соединений между устройствами на плате. Режимы Update (для ячеек, находящихся на первичныхвыходах устройства), Capture и Shift. Код команды – все нули (00).
Выполнение команды предполагает отключение ядра кристалла от внешнихконтактов (Mode=1).
q SAMPLE/PRELOAD(последовательность/предварительная загрузка) используется для сканированиязначений сигналов, захваченных с внешних контактов устройств в штатном режиме(параллельно выполнению обычных функций устройств), а также для загрузки врегистр сканирования информации, используемой в дальнейшем для тестированиявнешних соединений или других функций. Код команды не фиксирован. Режимы Capture и Shift.
Выполнение команды не предполагает отключение ядра кристалла от внешнихконтактов (Mode=0).
TAP контроллер (TAP controller) (рис. 10 и 11) – необычный автомат.Он имеет вход синхронизации TCK, вход данных TMS и 16 внутренних состояний.Также он имеет 9 выходов (3 – для управления регистром команд, 4 -дляуправления регистром данных и 2 – общего назначения). Причем переход внекоторое состояние активизируется последовательностью двоичных сигналов на входеTMS.
/>
Рисунок 10 — TAPконтроллер
/>
Рисунок 11 – двоичныйграф переходов TAP контроллера
Рассмотрим примериспользования архитектуры Boundary-Scan для тестирования межсоединений.Пусть дана схема из 3-х устройств с BS-архитектурой (рис. 12), необходимо протестироватьцелостность линий между 2-м и 3-м устройствами. Последовательность действийсостоит из 3-х этапов:
1) Устанавливаем Instruction Register (IR), между TDI и TDO каждогоустройства. Это достигается с помощью подачи определенной последовательности навход TMS TAP контроллеров.
2) Предполагая, чторазмер IR = 2 бит, вводим последовательность “110000”. Это означает, что в IR1-го устройства будет загружена команда BYPASS (“11”), а в IR 2-го и 3-го –команда EXTEST (“00”).
3) Подаем очереднуюпоследовательность на TMS, которая инициирует выполнение загруженных команд.Таким образом, в 1-м устройстве между TDI и TDO будет включен регистр Bypass, а в двух других — Boundary-Scan register. После этого устройства готовы квыполнению команды EXTEST. Фазы выполнения команды EXTEST:
Shift – задвигается входная тестоваяпоследовательность на Chip2(SI ® SO).
Update – задвинутые в ячейки значенияфиксируются на выходах Chip2(SO ® PO).
Capture – отклик на тестовую последовательность записывается на Chip3 PI(Chip3) = PO(Chip2), PI(Chip3) ® SO(Chip3).
Shift – сдвигается отклик с Chip3 (SI ® SO) и одновременнозадвигается новая тестовая последовательность на Chip2 и т.д..
Хотя EXTEST позволяетпроизводить тестирование без привлечения каких-либо дополнительных команд, чащевсего она используется совместно с SAMPLE/PRELOAD, выполняющей роль команды,загружающей информацию в регистр сканирования (в режимах Shift (SI ® SO) или Capture (PI ® SO)).
/>
Рисунок 12
Следует заметить, чтопрежде чем тестировать систему, необходимо проверить исправность тестера, т.е.целостность регистра сдвига и остальных регистров данных.
Необходимо понимать, что Boundary-Scan является новым подходом к тестированию систем в томсмысле, что с развитием технологии надежность устройств стала гораздо выше, чемнадежность соединений между ними. Поэтому основной задачей такой архитектуры,согласно стандарту IEEE 1149.1 является тестирование межсоединений (проверканаличия, размещения и связи соединенных компонентов, а также обнаружениеобрывов соединений и замыканий между устройствами).
Преимущества технологии Boundary-Scan:
q при современномуровне интеграции ИС, затраты на реализацию метода в среднем составляют около2% площади кристалла;
q обеспечиваетпростоту управления конфигурированием сложных систем, включающих дочерниеплаты, многокристальные модули и т.п.
q позволяеторганизовывать on-line тестирование;
q обеспечиваетдоступ к регистрам, шинам, выводам;
q простой доступ к BIST возможностям устройств;
q облегчаеттестирование не приспособленных к сканированию устройств, памяти.
Стандарт IEEE 1149.1принят в 1990 году, а его усовершенствованная версия IEEE 1149.1а – в 1993. Встандарт IEEE 1149.1 входит BSDL –Boundary Scan Description Language – язык описания организации иархитектуры граничного сканирования в рамках одиночной БИС. Он построен какподмножество языка VHDL. Одной изосновных задач, возлагаемых на язык, является созданием программных средств,автоматизирующих процесс создания тестов. HSDL – Hierarchical Scan Description Language (разработка фирмы Texas Instrument) – язык, ориентированный на описаниепотоков в группе БИС, объединенных JTAG интерфейсом. HSDL является расширением языка BSDL, полностью с ним совместим, входит в состав стандартаIEEE 1149.1а и построен как подмножество языка VHDL.