Компьютерная схемотехника

/> 
Компьютерная схемотехника

Содержание
1. ВВЕДЕНИЕ
2. ДИСКРЕТИЗАЦИЯ АНАЛОГОВЫХ СИГНАЛОВ
2.1 Квантование по уровню
2.2 Квантование по времени
2.3 Квантование по уровню и по времени
2.3.1 Расчет погрешности АЦП
2.3.2 Выбор величины шага квантования по времени
3. ПРИМЕНЕНИЕ АЛГЕБРЫ ЛОГИКИ (БУЛЕВОЙ АЛГЕБРЫ)ПРИ АНАЛИЗЕ И СИНТЕЗЕ ЦИФРОВЫХ ЭЛЕКТРОННЫХ УСТРОЙСТВ
3.1 Определение и способы заданияпереключательных функций
3.2 Переключательные функции одной переменной(n=1)
3.3 Переключательные функции двух переменных(n=2)
3.4 Базисные логические функции
3.5 Принцип двойственности булевой алгебры
3.6 Основные тождества булевой алгебры
3.7 Основные законы и теоремы булевой алгебры
3.7.1 Законы
3.7.2 Теоремы
3.8 Совершенная дизъюнктивная нормальная форма(СДНФ) записи булевых выражений
3.9 Дизъюнктивная нормальная форма (ДНФ)
3.10 Совершенная конъюнктивная нормальная форма(СКНФ) записи булевых выражений
3.11 Конъюнктивная нормальная форма (КНФ)
3.12 Минимизация логических функций
3.12.1 Алгебраический способ минимизации ПФ
3.12.2 Минимизация ПФ с использованием диаграммВейча (карт Карно)
3.12.2.1 Минимизация ПФ с помощью диаграмм Вейча
3.12.2.1.1 Общие правила минимизации
3.12.2.1.2 Примеры минимизации ПФ с помощьюдиаграмм Вейча
3.12.2.2 Минимизация ПФ с помощью карт Карно
4. ЛОГИЧЕСКИЕ ЭЛЕМЕНТЫ
4.1 Инвертор (логический элемент НЕ)
4.2 Конъюнктор (логический элемент И)
4.3 Дизъюнктор (логический элемент ИЛИ)
4.4 Повторитель
4.5 И–НЕ
4.6 ИЛИ–НЕ
4.7 Исключающее ИЛИ
4.8 Сложение по модулю два (нечетность)
4.9 Сложение по модулю два с отрицанием(четность)
4.10 Эквивалентность
4.11 Неэквивалентность
4.12 И–ИЛИ–НЕ
4.13 Запрет
4.14 Логические элементы с открытым коллектором
4.15 Логические элементы с третьим состоянием
5. РЕАЛИЗАЦИЯ ЛОГИЧЕСКИХ ФУНКЦИЙ в разных базисах
5.1 Базисные наборы ЛЭ и их взаимосвязь
5.2 Реализация логических функций в различныхбазисах
5.2.1 Реализация элемента “Равнозначность”(исключающее ИЛИ — НЕ)
5.2.2 Реализация элемента “Неравнозначность”(исключающее ИЛИ, сумма по модулю два)
5.2.3 Реализация элемента “Запрет”
5.2.4 Реализация многобуквенных логическихфункций на элементах с небольшим количеством входов
6. ПАРАМЕТРЫ И ХАРАКТЕРИСТИКИ ЦИФРОВЫХИНТЕГРАЛЬНЫХ МИКРОСХЕМ (ИМС)
6.1 Коэффициент объединения по входу (Коб)
6.2 Коэффициент разветвления по выходу (Краз)
6.3 Статические характеристики
6.4 Помехоустойчивость
6.5 Динамические характеристики и параметры
6.6 Вид реализуемой логической функции
6.7 Потребляемые токи и мощность
6.8 Входные и выходные токи, напряжения
6.9 Пороговые напряжения
6.10 Допустимые значения основных параметров
7. БАЗОВЫЕ ЛОГИЧЕСКИЕ ЭЛЕМЕНТЫ
7.1 Базовый ТТЛ (ТТЛШ) — элемент И-НЕ
7.2 Базовый ЭСЛ — элемент ИЛИ/ИЛИ-НЕ
7.3 Базовый КМОП-элемент ИЛИ-НЕ
8. ГЕНЕРАТОРЫ ТАКТОВЫХ ИМПУЛЬСОВ (ГТИ) на логических элементах
8.1 ГТИ на двух инверторах
8.2 ГТИ на 3-х инверторах
9. ФУНКЦИОНАЛЬНЫЕ УСТРОЙСТВА КОМПЬЮТЕРНОЙ(ЦИФРОВОЙ) ЭЛЕКТРОНИКИ
9.1 Комбинационные цифровые устройства (КЦУ)
9.1.1 Анализ и синтез КЦУ
9.1.1.1 Анализ КЦУ
9.1.1.2 Синтез КЦУ
9.1.2 Типовые КЦУ
9.1.2.1 Шифраторы и дешифраторы
9.1.2.1.1 Шифраторы двоичного кода
9.1.2.1.2 Шифраторы двоично-десятичного кода
9.1.2.1.3 Дешифраторы двоичного кода
9.1.2.1.4 Дешифратор BCD-кода в семисегментныйкод
9.1.2.1.4.1 Семисегментные индикаторы насветодиодах
9.1.2.2 Мультиплексоры и демультиплексоры
9.1.2.2.1 Мультиплексоры
9.1.2.2.2 Демультиплексоры
9.1.2.2.3 Мультиплексоры–селекторы(мультиплексоры-демультиплексоры)
9.1.2.3 Сумматоры и полусумматоры
9.1.2.4 Устройства контроля четности (УКЧ)
9.1.2.5 Цифровые компараторы
9.1.3 Использование для проектирования КЦУмультиплексоров, дешифраторов и постоянных запоминающих устройств
9.1.3.1 Построение КЦУ на мультиплексорах
9.1.3.2 Построение КЦУ на дешифраторах
9.1.3.3 Построение КЦУ на постоянном запоминающемустройстве (ПЗУ)
9.2 Последовательностные цифровые устройства
9.2.1 Триггеры
9.2.1.1 Триггеры на логических элементах
9.2.1.1.1 RS — триггеры
9.2.1.1.1.1 Асинхронные RS — триггеры
9.2.1.1.1.2 Синхронные RS — триггеры
9.2.1.1.2 Т-триггеры (триггеры со счетным входом)
9.2.1.1.3 D-триггеры (триггеры задержки)
9.2.1.1.4 JK-триггеры
9.2.1.2 Триггеры в интегральном исполнении
9.2.2 Регистры
9.2.2.1 Параллельные регистры
9.2.2.2 Последовательные (сдвигающие) регистры
9.2.2.3 Регистры сдвига
9.2.2.4 Последовательно-параллельные ипараллельно-последовательные регистры
9.2.2.5 Регистры в интегральном исполнении
9.2.3.1 Асинхронный суммирующий двоичный счетчикс последовательным переносом
9.2.3.2 Асинхронный вычитающий двоичный счетчик споследовательным переносом
9.2.3.3 Асинхронные реверсивные двоичные счетчикис последовательным переносом
9.2.3.4 Синхронный счетчик со сквозным переносом
9.2.3.5 Десятичные счетчики
9.2.3.6 Счетчики в интегральном исполнении
9.2.4 Делители частоты
9.2.5 Распределители
10. СВЯЗЬ МП-РА И ОМЭВМ С АНАЛОГОВЫМ ОБЪЕКТОМУПРАВЛЕНИЯ И С ПК
10.1 Структура типичной локальноймикропроцессорной системы управления (ЛМПСУ)
10.1.1 Назначение и схемная реализация отдельныхузлов ЛМПСУ
10.1.1.1 Аналоговый мультиплексор (АМПС)
10.1.1.2 Устройство выборки-хранения (УВХ)
10.1.1.3 Аналого-цифровой преобразователь (АЦП)
10.1.1.4 Ведомая однокристальная микроЭВМ (ОМЭВМ)
10.1.1.5 Шинный формирователь (ШФ)
10.1.1.6 Регистры (Рг1… Рг3)
10.1.1.7 Схемы согласования уровней (ССУ1… ССУ3)
10.1.1.8 Цифро-аналоговые преобразователи(ЦАП1… ЦАП3)
10.2 Применение АЦП и УВХ при вводе аналоговойинформации в МПС
10.2.1 Расчет АЦП
10.2.2 АЦП К1113 ПВ1
10.2.2.1 Описание микросхемы К1113 ПВ1
10.2.2.2 Расчет микросхемы К1113 ПВ1
10.2.2.3 Ввод данных от АЦП в МПС через ППИ врежиме 0
10.2.3 Устройство выборки и хранения (УВХ)
10.2.3.1 Обоснование применения УВХ
10.2.3.2 Принцип действия, схема и основныепараметры УВХ
10.2.3.3 Функциональные возможности и схемавключения микросхемы УВХ К1100СК2 (КР1100СК2)
10.2.4 АЦП MAX154
10.2.4.1 Описание микросхемы MAX154. Временныедиаграммы и режимы работы
10.2.4.2 Расчет АЦП MAX154
10.3 Применение ЦАП при выводе цифровойинформации из МПС
10.3.1 Расчет ЦАП на матрице R-2R c суммированиемтоков
10.3.2 ЦАП К572 ПА1
10.3.2.1 Описание микросхемы К572 ПА1
10.3.2.2 Расчет ЦАП К572 ПА1
10.3.3 ЦАП MAX506
10.3.3.1 Описание микросхемы MAX506
10.3.3.2 Расчет ЦАП MAX506
10.4 Особенности аппаратной и программнойреализации модуля АЦП-ЦАП МПС
10.4.1 Аппаратный уровень
10.4.2 Программный уровень
10.5 Обмен между МП-м (ОМЭВМ) и ПК попоследовательному каналу связи с помощью интерфейса RS-232С
10.5.1 Устройство асинхронное программируемоеприёмопередающее (УАПП)
10.5.2 Устройство преобразования уровней (УПУ)
10.5.3 Разъём RS-232С
10.5.4 Буферный регистр адреса RS-232C
10.5.5 Шинный формирователь
10.6 Выбор и расчет датчиков, нормирующихпреобразователей и фильтров нижних частот (ФНЧ)
10.6.1 Выбор и расчет датчиков и нормирующихпреобразователей
10.6.1.1 Выбор датчиков
10.6.1.2 Выбор нормирующих преобразователей
10.6.2 Выбор ФНЧ
10.6.3 Расчет ФНЧ
10.7 Разработка схемы алгоритма и управляющейпрограммы
СПИСОК ЛИТЕРАТУРЫ
/>/>/>1. ВВЕДЕНИЕ
Однойиз основных задач компьютеризированных систем управления и автоматики(информационно-управляющих систем) является передача, преобразование иобработка информации. Главное звено подобных систем – источник информации, откоторого поступают сведения о контролируемом объекте (информация). Последняяпередается в виде сообщений, которые представляются последовательностью чисел втой или иной системе счисления. Такой процесс отображения информации называетсякодированием, а сообщения, представленные тем или иным кодом, называютсядискретными сообщениями.
Посколькуосновным элементом современных информационно-управляющих систем являетсякомпьютер (микропроцессор, однокристальная микроЭВМ, персональная ЭВМ), тообработка информации ведется в цифровом виде, и дискретные сообщения обычнопредставляются двоичным кодом (ДК). Код – это правило, в соответствии с которымдискретное сообщение представляется в виде чисел в определенной системесчисления. В цифровой электронике помимо ДК используются десятичные,восьмеричные и шестнадцатеричные коды.
Название кодаопределяется системой счисления, используемой для представления сообщений.Подробно основные системы счисления, применяемые в цифровой электронике имикропроцессорной технике, рассматриваются в [3, 5, 19].
Нижеостановимся на нескольких основных терминах, которые будут использоваться намив дальнейшем.
Системасчисления (СС) — способ записи чисел при помощи определенных знаков, чаще всегоарабских цифр, но иногда и латинских букв, например, шестнадцатеричная системасчисления.
ОснованиеСС — определяется числом символов, используемых в системе счисления. Например,двоичная система счисления имеет основание два, десятичная — десять и т. д.
Разрядностьчисел.Каждое число характеризуется количеством разрядов. Разряд — это место, котороезанимает цифра (буква) в числе. Крайний правый разряд в числе называют нулевым(начальным, младшим или младшим значащим разрядом (МЗР)). Если количестворазрядов равно n, то крайний левый разряд называют (n-1)-м(старшим или старшим значащим разрядом (СЗР)).
Весразряда.Равен основанию СС, возведенном в степень, равную номерам разрядов, которыенумеруются от 0 до (n-1). Например, если рассмотреть 3-х разрядное десятичноечисло, то веса его разрядов равны:
нулевого — 100 = 1;
первого — 101= 10;
второго — 102= 100;
Аналогичновеса трехразрядного двоичного числа равны:
нулевого — 20= 1;
первого — 21=2;
второго — 22=4.
Весаиспользуются для определения десятичного эквивалента чисел. Например, десятичныйэквивалент двоичного числа 10110 равен:
1×24 + 0×23 + 1×22 + 1×21 + 0×20 = 22
Числа,представленные в двоичной системе счисления (двоичным кодом), должны содержатьсправа от МЗР латинскую букву В, в десятичной системе — D,шестнадцатеричной — H. Если буква отсутствует, то по умолчаниюкомпьютер (микропроцессор) считает число, представленным в десятичной системесчисления.
Для передачисообщений используются определенные физические процессы (сигналы), однозначноотображающие передаваемое сообщение с заданной точностью. В цифровой(компьютерной) электронике используются цифровые сигналы, которые принимаютодин из двух уровней (значений): низкий и высокий. Низкий уровень сигналаназывают нулевым (нулем), а высокий — единичным (единицей). Такое представлениесигналов имеет место в так называемой “положительной логике”. Иногдаиспользуется “отрицательная логика”, в которой низкий уровень сигнала называютединицей, а высокий — нулем.
/>/>/>/>/>/>/>2. ДИСКРЕТИЗАЦИЯ АНАЛОГОВЫХ СИГНАЛОВ
Винформационно-управляющих системах часто возникает задача обработки аналоговыхсообщений, снимаемых с аналоговых датчиков. Для ввода такой информации вкомпьютер, ведущий обработку в цифровом виде, осуществляется дискретизация(квантование) аналоговых сигналов.
Различают 3-ивида дискретизации:
- поуровню;
- повремени;
- поуровню и времени (комбинированная).
Рассмотримкаждый из названных видов квантования более подробно.
/>/>/>/>/>/>/>2.1 Квантованиепо уровню
Предположим,что информация отображается аналоговым (непрерывным) напряжением U(t),которое медленно изменяется по закону, представленному на рисунке 2.1.
Мгновенныезначения этого напряжения лежат в диапазоне ((Umin=0)…Umax). Привыполнении операции квантования по уровню диапазон изменения значенийнепрерывной величины разбивается на ряд уровней Nу, включая нулевой.Число Nу определяется из выражения
 
/>,(2.1)
где ∆U– величина шага квантования по уровню. Последняя является постоянной величиной(∆U=const) и определяется требуемой погрешностьюдискретизации. В нашем примере Nу = 5. Каждый уровеньпронумерован в десятичной системе счисления. Работа квантователя сводится кследующему: он определяет моменты времени, когда входной аналоговый сигналдостигает очередного дискретного уровня.
/>
Рисунок 2.1
Эти моментыобозначены t0, t1, t2, t3... Очевидно, что при нелинейномвходном сигнале интервал между соседними временными отсчетами являетсяпеременной величиной (∆t = var). Примером устройств,в которых осуществляется квантование по уровню, является релейные (пороговые)устройства.
/>/>/>/>/>/>/>2.2 Квантованиепо времени
/>
Рисунок2.2
Привыполнении операции квантования по времени (рисунок 2.2) непрерывный входнойсигнал заменяется решетчатым (дискретным), снимаемым с выхода квантователя вдискретные моменты времени t1, t2, t3,... Интервал междусоседними моментами времени ∆t = t1-t0 = t2-t1= =...= const. Очевидно, что разность соседних значений входного сигналапри нелинейном законе изменения входного напряжения является переменнойвеличиной (∆U=var). Примером устройств, вкоторых осуществляется квантование по времени, являются импульсные системыавтоматического управления [20].
/>/>/>/>/>/>/>2.3 Квантованиепо уровню и по времени
/>
Рисунок 2.3
Работа такогопреобразователя (рисунок 2.3) сводится к тому, что из непрерывного сигналапериодически производятся выборки мгновенных значений. Временной интервал междусоседними выборками ∆t=const. Каждая выборка округляетсяпреобразователем до ближайшего уровня квантования, полученного от дискретизациипо уровню. Интервал между соседними уровнями ∆U=const.Значение уровня представляется в десятичной или двоичной системе счисления(десятичным или двоичным кодом). Код уровня в свою очередь представляетсяцифровым сигналом. Выходной сигнал имеет ступенчатую форму и с определеннойстепенью точности соответствует преобразуемому аналоговому напряжению. Потакому принципу работают электронные аналогово-цифровые преобразователи (АЦП)[10, 13].
/>/>/>цифровой электронныйлогический микросхема

/>/>/>2.3.1 Расчет погрешности АЦП
На выходе АЦПкаждому дискретному значению соответствует комбинация двоичного кода, число разрядовкоторого (включая нулевое) обозначим буквой Np. Выбор Np производится всоответствии с соотношением:
/>.(2.2)
Числодискретных значений Nд (уровень квантования) зависит отпогрешности квантования по уровню.
Абсолютнаяпогрешность, появляющаяся при квантовании по уровню:
 
/>,(2.3)
где ∆Uвеличина шага квантованияпо уровню, равная
/>.(2.4)
Изприведенного соотношения следует, что максимальная абсолютная погрешность равнаполовине шага квантования по уровню. Относительная погрешность квантования поуровню:
 
/>,(2.5)
где Nд– число дискретных значений выходной величины (уровней квантования). В формуле(2.5) из Nд вычитается единица, т.к. одним из дискретных значений(уровней) является нулевое (рисунок 2.3). Отсюда требуемое число уровнейдискретных значений, которое отражает нашу непрерывную функцию с заданнойточностью, определяется из выражения:
 
/>(2.6)
Примеррасчета АЦП
Заданозначение относительной погрешности δотн £2%.
Требуетсяопределить разрядность АЦП, удовлетворяющего заданному значению δотн.
Определяем числоуровней квантования (число дискретных значений):
Ny />(50/2)+1=26.
Выбираемчисло разрядов АЦП NpДК=5, что удовлетворяет выражению (2.5):
25=32>26.
/>/>/>
/>/>/>2.3.2 Выбор величины шага квантования по времени
Величина шагаквантования по времени ∆t, определяющая требуемоебыстродействие АЦП, рассчитывается в соответствии с теоремой взятия отсчетов(теоремой Котельникова)
 
/>,(2.7)
где Fmax – частота высшейгармоники частотного спектра входного аналогового сигнала. Иными словами припереходе к дискретной величине для гармонической составляющей входного сигнала,имеющей минимальный период (максимальную частоту), необходимо взять не менеедвух отсчетов.
Любой АЦПявляется инерционным устройством, имеющим конечное время преобразования tпрб,которое должно удовлетворять требуемому значению ∆t.
Если входнойаналоговый сигнал меняется достаточно быстро, а АЦП имеет низкоебыстродействие, то может появиться апертурная погрешность, выражающаяся в том,что за время преобразования АЦП изменение входного сигнала эквивалентноизменению выходного ДК больше, чем на единицу МЗР. Для борьбы с этим явлениемприменяют устройства выборки-хранения (УВХ), которые запоминают мгновенноезначение входного аналогового сигнала в момент временной выборки и поддерживаютэто значение постоянным до следующей выборки.
Припроектировании компьютеризированных систем часто возникает обратная задача: преобразование цифрового сигнала в аналоговый(непрерывный). Для этого применяют цифро-аналоговые преобразователи (ЦАП).
/>/>/>
/>/>/>3. ПРИМЕНЕНИЕ АЛГЕБРЫ ЛОГИКИ (БУЛЕВОЙ АЛГЕБРЫ)ПРИ АНАЛИЗЕ И СИНТЕЗЕ ЦИФРОВЫХ ЭЛЕКТРОННЫХ УСТРОЙСТВ
 
/>/>/>/>/>/>/>3.1 Определение испособы задания переключательных функций
В цифровойэлектронике существуют логические задачи, особенностью которых является то, чтоих условия и решения могут принимать одно из двух возможных значений. Одновыражает наступление того или иного события, а другое – не наступление его.Наступление события обозначают единицей (логической единицей), а ненаступление- нулем (логическим нулем). Устройства, предназначенные для решения логическихзадач, называют логическими электронными устройствами (ЛЭУ).
Математическимаппаратом, применяемым при анализе и синтезе ЛЭУ, является алгебра логики,разработанная в середине Х1Х века английским математиком Дж. Булем, и поэтомучасто называемая Булевой алгеброй (БА).
БА оперируетс двоичными (логическими) переменными, принимающими одно из двух значений:логический нуль или логическая единица.
Функциядвоичных переменных также равная одному из двух значений (нулю или единице) — называется переключательной (логической) функцией (ПФ).
Логическиефункции обозначаются прописными буквами F или Y, адвоичные переменные — А, В, С, D, E, ... или строчной буквой иксс индексом, например, x1, х2, х3 ... .
ПФ может бытьвыражена (задана):
- словесно;
- алгебраическим(булевым) выражением;
- таблицейистинности;
- диаграммойВейча (картой Карно).
Примерызадания переключательной функции (ПФ):
1) словесно:функция двух переменных принимает значение логической единицы, если обепеременные также равны единице, в противном случае, она равна нулю;
2)выражением: />
3) таблицейистинности (таблица 3.1)
Таблицавключает наборы (комбинации) логических переменных, которые должны бытьупорядочены по возрастанию или убыванию их десятичных эквивалентов, а такжезначения функции на каждом наборе. Каждый набор имеет номер, равный десятичномуэквиваленту двоичного числа, если наборы упорядочены по возрастанию. Если числопеременных равно n, то количество наборов N = 2n. Номера наборовизменяются от до (2n-1). Общее числопереключательных функций n – переменных
 
/>.(3.1)
 
Таблица 3.1№ набора В А F 1 1 2 1 3 1 1 1
Представлениепереключательной функции диаграммой Вейча (картой Карно) будет рассмотренопозднее при изучении вопроса минимизации ПФ.
/>/>/>/>/>/>/>3.2 Переключательныефункции одной переменной (n=1)
Если n=1,то число наборов N=21=2, а количество ПФ /> (таблица 3.2)

Таблица 3.2N набора A F0 F1 F2 F3 1 1 1 1 1 1
Функция F0называется константой нуля, так как на всех наборах принимает нулевое значение(F0=0). Функция F3 — константа единицы, так каквсегда равна единице (F3=1). Функция F2=A называется повторением,а />–инверсией (отрицанием – не А).
/>/>/>/>/>/>/>3.3 Переключательныефункции двух переменных (n=2)
Если n=2,то число наборов N=22 =4, а количество ПФ /> (таблица 3.3)
Отметим изэтих шестнадцати функций 2-х переменных наиболее часто использующиеся:
F0 – константа нуля;
F15 – константа единицы;
F8=А/>В=А*В – конъюнкция (логическоеумножение (логическое “И”));
F14=А/>В=А+В – дизъюнкция (логическоесложение (логическое “ИЛИ”));
F6=/>– исключающее ИЛИ (сумма помодулю два, неравнозначность, неэквивалентность);
/> –равнозначность (эквивалентность);
/> – ИЛИ-НЕ;
/> – И — НЕ.

Таблица 3.3№ набора В А F0 F1 F2 F3 F4 F5 F6 F7 F8 F9 F10 F11 F12 F13 F14 F15 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 2 1 1 1 1 1 1 1 1 1 3 1 1 1 1 1 1 1 1 1 1
/>/>/>/>/>/>/>3.4 Базисныелогические функции
Любуюлогическую функцию можно представить совокупностью элементарных логическихфункций: дизъюнкцией, конъюнкцией, инверсией или их суперпозицией. Наборэлементарных функций ИЛИ, И, НЕ называют функционально полным или базисным(базисом). Кроме того существуют еще два базиса: И-НЕ; ИЛИ-НЕ.
/>/>/>/>/>/>/>3.5 Принципдвойственности булевой алгебры
 
Если ввыражении F8=А/>В конъюнкцию заменить надизъюнкцию и проинвертировать обе переменные, то результат окажется инверсиейпрежнего значения функции />. Аналогично, если в выражении F14=А/>Вдизъюнкцию заменить на конъюнкцию и проинвертировать обе переменные, торезультат окажется инверсией прежнего значения функции />.
Указанныесвойства логических функций отражают принцип двойственности булевой алгебры.
/>/>/>/>/>/>/>3.6 Основныетождества булевой алгебры
А+0=А; А+1=1;
А+А=А; А+/>=1;
А*0=0; А*1=А;
А*А=А; А*/>=0;/>=А.
/>/>/>/>/>/>/>3.7 Основные законыи теоремы булевой алгебры
 
/>/>/>/>/>/>/>3.7.1 Законы
Переместительный (свойствокоммутативности): А+В=В+А; А*В=В*А.
Сочетательный (свойствоассоциативности): (А+В)+С=А+(В+С); (А*В)*С=А*(В*С).
Распределительный(свойстводистрибутивности): А*(В+С)=А*В+А*С; А+В*С=(А+В)*(А+С).
/>/>/>/>/>/>/>3.7.2 Теоремы
Поглощения: А+А*В=А;А*(А+В)=А.
Склеивания: />
Де Моргана. Существует две формызаписи теоремы де Моргана:
Форма 1:/>(3.1.1)
Форма 2:/>(3.1.2)
Последние двавыражения вытекают из принципа двойственности булевой алгебры (раздел 3.5).
Теоремабез названия. Существует еще одна теорема без названия, которую представимследующим образом:
/>(3.1.3)
 
Дваполезных соотношения:
 
/>(3.1.4)
/>/>/>/>/>/>/>3.8 Совершеннаядизъюнктивная нормальная форма (СДНФ) записи булевых выражений
 
СДНФ являетсяодной из аналитических форм представления переключательных функций. Булевывыражения простых логических функций можно записать по их словесному описанию.В общем случае для получения аналитической формы (булевого выражения)используют таблицы истинности.
Предположим,логическая функция трех переменных задана таблицей истинности (таблица 3.4).
Таблица 3.4№набора С В А F 1 1 1 2 1 3 1 1 4 1 1 5 1 1 1 6 1 1 1 7 1 1 1
Эта функцияимеет четыре конституенты единицы К1, К4, К5 и К6 (коституентаединицы – это единичное значение ПФ на одном конкретном наборе. Всего для ПФтрех переменных может быть восемь конституент единицы, если функция принимаетединичное значение на всех наборах). Конституента единицы записывается в видеконъюнкции. Для нашего примера /> />; /> />.
Булевовыражение ПФ в СДНФ представляет сумму конституент единицы:
 
/>.(3.2)
Посколькуконституенты единицы записываются в виде конъюнкций, то СДНФ представляет суммуконъюнкций, каждая из которых содержит все переменные в прямом или инверсномвиде не более одного раза. Очевидно, что логическая функция имеет единственноебулево выражение в СДНФ, что следует из методики его получения.
СДНФназывается дизъюнктивной (состоит из суммы конъюнкций), совершенной(все конъюнкции содержат по одному разу каждую переменную в прямом илиинверсном виде) и нормальной (двухуровневой) – для ее реализациитребуются логические элементы двух видов: конъюнкторы и дизъюнкторы, при этомпредполагается, что исходные переменные поступают в прямом и инверсном виде.
/>/>/>/>/>/>/>3.9 Дизъюнктивнаянормальная форма (ДНФ)
Если ввыражении (3.2) во всех или некоторых конъюнкциях отсутствуют отдельные переменные(в прямой или инверсной форме) или ряд конъюнкций, отображающих конституентыединицы, отсутствуют вообще, то такая форма представления булевого выраженияназывается дизъюнктивной нормальной формой (ДНФ).
Переключательнаяфункция может описываться несколькими булевыми выражениями в ДНФ, одно изкоторых является минимальным (содержит минимум конъюнкций и минимум входящих вних переменных).
/>/>/>/>/>/>/>3.10 Совершеннаяконъюнктивная нормальная форма (СКНФ) записи булевых выражений
Описаннаятаблицей 3.4 переключательная функция помимо конституент единицы содержитконституенты нуля К0, К2, К3 и К7 (конституента нуля – этонулевое значение ПФ на одном конкретном наборе). Всего для ПФ 3-х переменныхможет быть восемь конституент нуля, если функция принимает нулевое значение навсех наборах. Конституента нуля записывается в виде дизъюнкции. Для нашегопримера (таблица 3.4) это
/>
Булевовыражение в СКНФ представляет собой произведение конституент нуля:
/>.(3.3)
СКНФназывается конъюнктивной (состоит из произведения дизъюнкций), совершенной (вседизъюнкции включают по одному разу каждую переменную в прямом или инверсномвиде) и нормальной (двухуровневой) – для ее реализации требуются логическиеэлементы двух видов: конъюнкторы и дизъюнкторы, при этом предполагается, чтоисходные переменные поступают в прямом или инверсном виде.
Логическаяфункция имеет единственное булево выражение в СКНФ.

/>/>/>/>/>/>/>3.11 Конъюнктивнаянормальная форма (КНФ)
Если ввыражении (3.3) все дизъюнкции или отдельные из них не содержат всех переменныхв прямом или инверсном виде, а также некоторые дизъюнкции вообще отсутствуют,то такая форма представления булевого выражения называется конъюнктивнойнормальной формой (КНФ).
Переключательнаяфункция может описываться несколькими булевыми выражениями в КНФ, одно изкоторых является минимальным (содержит минимум дизъюнкций и минимум входящих вних переменных).
/>/>/>/>/>/>/>3.12 Минимизациялогических функций
Минимизациейназывают процедуру упрощения аналитического выражения, представляющегопереключательную (логическую) функцию, направленную на то, чтобы булевовыражение ПФ содержало минимальное количество членов с минимальным числомпеременных.
Способыминимизации:
– алгебраический;
– с помощьюдиаграмм Вейча (карт Карно).
/>/>/>/>/>/>/>3.12.1 Алгебраический способ минимизации ПФ
В некоторыхпростых случаях можно осуществить минимизацию булевого выражения ПФ, используятождества и теоремы булевой алгебры.
Пример 1. Исходное булевовыражение:
 
/>.(3.4)
Применяятеорему склеивания, получим булево выражение
 
/>,(3.5)
котороеравносильно (эквивалентно) исходному, но значительно проще его.
Пример 2. Исходное булевовыражение:
 
/>.(3.6)
Используятождество А=А+А и теорему склеивания получим более простоевыражение
 
/>.(3.7)
Такиеэлементарные приемы минимизации удается использовать, если исходное булевовыражение содержит малое количество членов с небольшим числом переменных.
Болеенаглядным и удобным является минимизация с применением диаграмм Вейча (картКарно).
/>/>/>/>/>/>/>3.12.2 Минимизация ПФ с использованием диаграмм Вейча (карт Карно)
ДиаграммыВейча (карты Карно) [3, 11, 18] построены так, что их соседние клетки содержатчлены исходной ПФ, отличающиеся значением одной переменной: один член содержитэту переменную в прямой форме, а другой – в инверсной. Благодаря этомувозникает наглядное представление о различных вариантах склеивания смежныхчленов.
/>/>/>/>/>/>3.12.2.1 Минимизация ПФ с помощью диаграммВейча
Исходнымпродуктом для применения диаграмм Вейча является представление ПФ таблицейистинности, в которой возможные наборы переменных упорядочены по возрастаниюили по убыванию их десятичных эквивалентов (таблица 3.1). Вид диаграмм Вейчазависит от числа переменных минимизируемой ПФ — n и от того, какупорядочены наборы переменных в таблице. Если наборы упорядочены по возрастаниюих десятичных эквивалентов, то диаграммы Вейча для n=2,3,4 имеютвид, приведенный на рисунке 3.1.
/>
Рисунок3.1
Число клетокдиаграммы равно количеству наборов переменных
 
Nкл=Nнаб=2n.(3.8)
Если n=2,то Nкл=22=4; n=3 – Nкл=8, n=4 –Nкл=16.
Каждая клеткасоответствует определенному набору переменных и имеет номер, одинаковый сномером набора.
Строки истолбцы диаграммы, помеченные чертой, определяют наборы, в которых переменныепринимают единичные значения (входят в прямой форме). Строки и столбцы, непомеченные чертой, соответствуют наборам, в которых те же переменные принимаютнулевые значения (входят в инверсной форме). Например, для n=3 (рисунок3.1) двум левым столбцам соответствует единичное значение переменной В(в входит в прямой форме), а двум правым – нулевое значение (ввходит в инверсной форме).
В клеткизаписываются значения ПФ на соответствующем наборе (нулевое или единичное).Если на каком-то наборе функция не определена, то в клетке диаграммы ставитсяпрочерк.
ПФ считаетсянеопределенной, если:
1) данныйнабор переменных в реальном логическом устройстве невозможен;
2) значениефункции на данном наборе безразлично.
Послезаполнения диаграммы можно приступить непосредственно к минимизации, которуюпроизводят по единицам или нулям.
В первомслучае результатом минимизации будет булево выражение в ДНФ, а во втором – вКНФ.
/>/>/>/>/>/>3.12.2.1.1 Общиеправила минимизации
Минимизациюможно проводить по единицам (нулям). При этом:
1) Смежныеединицы (нули) диаграммы условно охватывают (накрывают) прямоугольнымиконтурами. Каждый контур может содержать 2,4,8,16,… единиц (нулей).
2) Однимконтуром (накрытием) необходимо объединить максимальное количество смежныхклеток, содержащих единицы (нули).
3)Необходимо, чтобы каждая единица (нуль) накрывалась хотя бы один раз.
4) Одна и таже единица (нуль) может охватываться несколько раз разными контурами.
5) Верхняя инижняя строки диаграммы считаются смежными — их можно представить таковыми,если мысленно свернуть диаграмму в горизонтальный цилиндр.
6) Левый иправый столбцы также считаются смежными — диаграмму можно мысленно свернуть ввертикальный цилиндр.
7) Угловыеклетки также считаются смежными — диаграмму можно мысленно свернуть в тор.
8) Передвыполнением минимизации в клетки, содержащие прочерки (на данных наборах ПФнеопределена), можно записать дополнительные единицы (нули), что способствуетполучению более простого конечного булевого выражения. При этом следуетпомнить, что хотя бы один раз необходимо накрыть лишь основные единицы (нули).Дополнительные единицы (нули) могут увеличивать суммарное число единиц (нулей),входящих в накрытие, а, следовательно, уменьшать число переменных врезультирующих конъюнкциях (дизъюнкциях).
9)Результатом минимизации является булево выражение в ДНФ (КНФ). Количествоконъюнкций в ДНФ (дизъюнкций в КНФ) соответствует числу контуров (накрытий).
10) В каждуюконъюнкцию (дизъюнкцию) войдут только те переменные, значение которых впределах контура не меняется (переменная принимает в накрытии только единичноеили нулевое значение (входит только в прямой или инверсной форме)).
Приминимизации по единицам в результирующие конъюнкции переменные входят в прямойформе, если соответствующие им строки и столбцы диаграммы помечены чертой.Переменные, связанные со строками и столбцами, не помеченными чертой, входят вконъюнкции в инверсной форме.
Приминимизации по нулям в результирующие дизъюнкции переменные входят в прямой форме,если соответствующие им строки и столбцы не помечены чертой, в противном случаедизъюнкции содержат переменные в инверсном виде.
Цельюминимизации является получение минимальной ДНФ или КНФ, содержащей минимумчленов с минимальным количеством входящих в них переменных. Для этогонеобходимо минимальным числом контуров охватить хотя бы один раз каждую единицу(нуль). При этом необходимо стремиться, чтобы в каждое накрытие входило какможно больше смежных единиц (нулей).
На рисунке3.1 показаны диаграммы Вейча при числе логических переменных n=2,3,4.Для n>4 диаграммы содержатся в [18]. Если наборы переменныхисходной таблицы истинности упорядочены по убыванию их десятичных эквивалентов,то следует воспользоваться диаграммами Вейча, приведенными в [5, 6]
/>/>/>/>/>/>3.12.2.1.2 Примерыминимизации ПФ с помощью диаграмм Вейча
Пример 1. Для контроля завозможной деформацией металлической конструкции из-за перегрева в ее различныхкритических точках установлены четыре термодатчика, обозначенные ТД1, ТД2, ТД3,ТД4. Экспериментальные исследования конструкции показали, что в процессе ееэксплуатации возможны шесть сочетаний сработавших и не сработавших датчиков.При этом деформация конструкции возникала в следующих случаях:
1) сработалиТД4, ТД3 и не сработали ТД2 и ТД1;
2) сработалиТД4, ТД3, ТД2 и ТД1;
3) сработалиТД2 и не сработали ТД4, ТД3 и ТД1;
4) сработалиТД3, ТД2 и ТД1 и не сработал ТД4;
В случаях,когда:
5) сработалиТД4, ТД3, ТД2 и не сработал ТД1;
6) сработалиТД2, ТД1 и не сработали ТД4, ТД3
деформацияконструкции не возникала.
Таблица 3.5№ Состояние датчиков Деформация конструкции Сработали Не сработали 1 ТД4, ТД3 ТД2, ТД1 Возникала 2 ТД4… ТД1 ― 3 ТД2 ТД4, ТД3, ТД1 4 ТД3, ТД2, ТД1 ТД4 5 ТД4, ТД3, ТД2 ТД1 Не возникала 6 ТД2, ТД1 ТД4, ТД3
По условиюэксплуатации конструкции другие сочетания сработавших и не сработавших датчиковневозможны.
Необходимоспроектировать цифровое логическое устройство, включающее сигнал тревоги, еслипроисходит срабатывание термодатчиков в опасном сочетании.
Обозначимцифровые сигналы на выходе термодатчиков логическими переменными: ТД4→D;ТД3→С; ТД2→В; ТД1→А,а логическую функцию, которую должно реализовать устройство контроля – F.
Составимтаблицу истинности, отражающую требуемую логическую функцию (таблица 3.6).
Таблица 3.6
 
(ТД4)
(ТД3)
(ТД2)
(ТД1)
 
 
№ набора
D
C
B
A
F
  -
  1 1 -
  2 1 1
3) 3 1 1
6) 4 1 -
  5 1 1 -
  6 1 1 -
  7 1 1 1 1
4) 8 1 -
  9 1 1 -
  10 1 1 -
  11 1 1 1 -
  12 1 1 1
1) 13 1 1 1 -
  14 1 1 1
5) 15 1 1 1 1 1
2)

ДиаграммаВейча, отражающая данную таблицу, показана на рисунке 3.2.
/>
Рисунок3.2
Если будемпроизводить минимизацию по единицам, то в клетки, содержащие прочерки проставимдополнительные единицы.
Основныеединицы накрываем тремя контурами: 1-й контур (1I) образуют клеткипервой и последней строки, 2-й (1II) — клетки 2-го столбца и3-й (1III) — 4-го столбца.
Итоговоебулево выражение минимизированной ПФ имеет вид
 
/>.(3.9)
Этовыражение должно быть реализовано цифровым логическим устройством, включающимсигнал тревоги.
Рассматриваемуюфункцию можно минимизировать и по нулевым значениям (нулям). Для этогодоопределяем клетки с номерами 1,6,9 и 11 нулями и накрываем два основных нулядвумя прямоугольниками, включающими два и четыре элемента (нуля). Первыйпрямоугольник (I) охватывает клетки с номерами 6,14, второй (II) – 1,3,11 и 9.
Итоговоебулево выражение минимизированной ПФ имеет вид

/>.(3.10)
Оба выражения(3.9) и (3.10) эквивалентны, и применять следует то из них, которое прощереализуется на конкретном наборе логических элементов (базисе). Этот вопросбудет рассмотрен в следующих лекциях.
Пример 2. Необходимо разработатьблок приоритетных прерываний от 2-х внешних устройств: ВУ1 и ВУ2.ВУ с меньшим номером соответствует более высокий приоритет. Упрощеннаяструктура проектируемой системы показана на рисунке 3.3.
/>
Рисунок3.3
На схемеприняты следующие сокращения: МПС – микропроцессорная система; ВУ– внешнее устройство; БПП – блок приоритетных прерываний; ВТП –вектор текущего прерывания, который с помощью логических переменных β1,β2 описывает возможные состояния МП-системы при обслуживании запросовпрерываний от ВУ (таблица 3.7); РТП – регистр текущего прерывания(запоминает значения переменных β1, β2); ЗП1, ЗП2 –запросы прерываний от ВУ1, ВУ2 (описываются переменными α1,α2); ТП – требование прерывания (логическая функция F3);ВЗП – вектор запроса прерывания (отображается комбинацией значенийлогических функций F1 и F2 (таблица 3.8)).

Таблица3.7
№набора β1 β2
ВТП ожидание 1 1
обслуживается ВУ1 2 1
обслуживается ВУ2 3 1 1 –
Таблица 3.8
ВЗП
F1
F2
F3 =0 или неопределено – –
Запрос от ВУ2 1
Запрос от ВУ1 1
МП-системапериодически проверяет значение сигнала ТП (функция F3). ЕслиТП=0 (запрос на прерывание отсутствует), то значения функций F1, F2безразличны и МПС продолжает свою работу. Если ТП=1, то МП-системаанализирует значение вектора ВЗП (комбинацию функций F1, F2)и определяет номер запроса прерывания. Так как набор переменныхβ1=β2=1 невозможен (таблица 3.6), то функции F1, F2,F3 в таких случаях неопределены. Таким образом, задача БПП являетсяреализация трех логических функций F1, F2, F3,каждая из которых определяется значениями четырех логических переменных:α1, α2, β1и β2.
Составимтаблицу истинности (таблица 3.9) для названных функций.
Таблица 3.9
 
D
C
B
A
 
 
  № набора α1 α2 β1 β2
F3
F1
F2 - - 1 1 - - 2 1 - - 3 1 1 - - - 4 1 1 1 5 1 1 - - 6 1 1 - - 7 1 1 1 - - - 8 1 1 1 9 1 1 - - 10 1 1 1 1 11 1 1 1 - - - 12 1 1 1 1 13 1 1 1 - - 14 1 1 1 1 1 15 1 1 1 1 - - -
Представляемфункции F1, F2, F3 диаграммами Вейча (рисунок 3.4)
/>/>
Для F3                                             Для F1
/>
Для F2
Рисунок3.4
Булевывыражения минимизированных ПФ имеют вид:
 

F3=/>.(3.11)
F1=/>.(3.12)
F2=/>.(3.13)
Полученныевыражения (3.11-3.13) имеют вполне конкретное логическое толкование и приналичии определенных навыков могли быть получены без составления таблицыистинности и минимизации ПФ.
Так, если F3=1,а в противном случае F1 и F2 безразличны, то запросот ВУ1 в виде комбинации F1=0, F2=1 поступит лишьтогда, когда α1=1. Значение α2 безразлично, так как даже приα1=α2=1 все равно α1 имеет более высокий приоритет. Еслиα1=0, а F3=1, то это значит, что требование прерываниявызвано запросом от ВУ2 (α2=1). При записи выражения (3.11) можнобыло руководствоваться следующими соображениями. F3=1 в двухслучаях. Во-первых, если поступил запрос от ВУ1 (α1=1) и при этомМП-система ожидает запроса либо обслуживает прерывание от ВУ2 (в обоихслучаях β2=0, см. таблицу 3.8). Во вторых, если поступил запрос от ВУ2(α2=1) и при этом МП-сиcтема находится в состоянии ожидания(β1=β2=0). Сказанное соответствует двум составляющим выражения(3.11).
На второмпримере мы прошли 2 этапа синтеза комбинационных цифровых электронныхустройств:
1.Представление переключательных функций в форме, которая является исходной длявыбранного метода минимизации — в нашем случае в виде таблицы истинности идиаграммы Вейча.
2. Получениеминимальной ДНФ для каждого выхода комбинационной схемы.
/>/>/>/>/>/>3.12.2.2 Минимизация ПФ с помощью картКарно
На рисунке3.5 показан пример карты Карно для ПФ четырех переменных (n=4).

/>
Рисунок3.5
Каждая клеткав картах Карно так же, как и в диаграммах Вейча соответствует определенномунабору переменных. Соседние клетки соответствуют наборам, отличающимсязначением одной из переменных. Каждая строка и столбец обозначаются значениемконкретной переменной или комбинацией (произведением) переменных в прямой илиинверсной форме.
Клетки,помеченные переменными в прямой форме, соответствуют наборам, где этипеременные принимают единичные значения, а клетки, обозначенные переменными винверсной форме – наборам, где эти переменные равны нулям.
Карты Карноудобно использовать, если ПФ задана в виде булевого выражения в СДНФ.
Например,
/>
 ‚ ƒ
/>(3.14)
„ … †
Правиламинимизации с помощью карт Карно в основном аналогичны правилам, изложенным прирассмотрении диаграмм Вейча. Отличие состоит в заполнении карты Карноединицами. Если диаграмма Вейча заполняется единицами в соответствии с номераминаборов, на которых исходная ПФ принимает единичное значение, то в карте Карноединицы ставят в клетки, лежащие на пересечении строк и столбцов карты,помеченных комбинациями переменных, которые при их перемножении дают записьсоответствующей конституенты единицы (конъюнкции) в булевом выраженииминимизируемой функции (3.14). На рисунке 3.5 показан пример заполнения картыКарно по выражению (3.14), содержащему шесть конституент единиц.
Булевовыражение минимизированной ПФ имеет вид
/>.(3.15)
Другиепримеры использования диаграмм Вейча и карт Карно показаны в [3, 18].
/>/>/>
/>/>/>4. ЛОГИЧЕСКИЕ ЭЛЕМЕНТЫ
 
Дляаппаратной реализации булевых выражений используется некоторый набор логическихэлементов, выпускаемых в виде интегральных микросхем (ИМС). Существуютспециализированные ИМС, разработанные методами интегральной технологии специальнодля получения требуемой логической зависимости. Специализированные ИМС нетребуют никаких паяных межсоединений и обладают высокой надежностью. Однакоразработка подобных микросхем экономически оправдана лишь при большом объемевыпуска. Примером может служить массовый выпуск специализированных БИС дляэлектронных часов, микрокалькуляторов и т.д.
Помимоспециализированных ИМС имеется универсальный набор логических элементов в видеИМС, обеспечивающий реализацию любых логических функций. К этому набору можноотнести: инвертор; конъюнктор; дизъюнктор; повторитель; И-НЕ; ИЛИ-НЕ;исключающее ИЛИ; сложение по модулю два (нечетность); сложение по модулю два сотрицанием (четность); эквивалентность; неэквивалентность; И-ИЛИ-НЕ; запрет идр.
/>/>/>/>/>/>/>4.1 Инвертор(логический элемент НЕ)
Инверторреализует логическую функцию
 
/>.(4.1)
Ниже показаныего обозначение на электрических схемах (рисунок 4.1, а) и принципиальная схема(рисунок 4.1, б).

/>                    />
А                                               Б
Рис. 4.1
 
/>/>/>/>/>/>/>4.2 Конъюнктор(логический элемент И)
 
Конъюнкторреализует логическую функцию
 
/>.(4.2)
Ниже показаныего обозначение на электрических схемах (рисунок 4.2, а), принципиальная схема(рисунок 4.2, б) и таблица истинности (таблица 4.1).
/>                      />
А                                           Б
Рисунок 4.2
Таблица 4.1№ набора B A F 1 1 2 1 3 1 1 1

Термин“логический” обычно применяют по отношению к процедуре принятия решения. Втаком случае можно сказать, что логический элемент – это такая схема, которая“основываясь” на входных сигналах, “может решать”, что ей ответить на выходе — “да” или “нет”. Схема конъюнктора на рисунке 4.2, б отвечает “да” (на выходе появляетсявысокий уровень напряжения) только в том случае, когда на оба её входа поданысигналы “да” (оба входных напряжения имеют высокий уровень).
/>
Рисунок 4.3
На рисунке4.3 показана схема исследования логического элемента И в лабораторных условиях.
Входылогического элемента подключены к ключам SA1 и SA2. Индикатором выхода служитсветодиод. Если на входах А и В возникают сигналы НИЗКОГО логического уровня(земля), то светодиод не излучает. Эту ситуацию отражает первая строка таблицы4.2.
Таблица 4.2 Входы Выход B A F
Уровень
напряжения
Двоичный
Сигнал
Уровень
напряжения
Двоичный
сигнал Излучение
Двоичный
сигнал Строка 1 Низкий Низкий Нет Строка 2 Низкий Высокий 1 Нет Строка 3 Низкий 1 Низкий Нет Строка 4 Высокий 1 Высокий 1 Есть 1

Помимозначений уровней напряжений и отметки наличия излучения входные и выходныесигналы в таблице 4.2 обозначены двоичными цифрами: 0 и 1. Согласно строке 1,если на оба входа поданы двоичные нули, то на выходе логического элемента такжевозникает двоичный нуль. Двоичная единица на выходе элемента И появляетсятолько в том случае, когда на оба входа А и В поданы двоичные единицы.
Двоичнойединице, или напряжению ВЫСОКОГО уровня, в точках А, В или F соответствуетпотенциал +5В относительно земли. Двоичный нуль, или напряжение НИЗКОГО уровня,в точках А, В или F соответствует потенциалу земли (точнее, близко к потенциалуземли, т.е. к нулю). Мы применяем здесь так называемую “положительную логику”,поскольку для получения двоичной единицы используется положительное напряжение+5В. При работе с цифровыми электронными устройствами мы чаще всего будем иметьдело с “положительной логикой”.
/>/>/>/>/>/>/>4.3 Дизъюнктор(логический элемент ИЛИ)
 
Дизъюнкторреализует логическую функцию
 
/>.(4.3)
Ниже показаныего обозначение на электрических схемах (рисунок 4.4, а), принципиальная схема(рисунок 4.4, б) и таблица истинности (таблица 4.3).
/>          />
А                             Б
Рисунок 4.4

Таблица 4.3№ набора B A F 1 1 1 2 1 1 3 1 1 1
Отличительноесвойство логического элемента ИЛИ состоит в том, что на его выходе появляетсясигнал низкого уровня только тогда, когда на все его входы подаются такжесигналы низкого логического уровня.
/>/>/>/>/>/>/>4.4 Повторитель
Реализуетлогическую функцию
 
/>.(4.4)
Егообозначение на электрических схемах показано на рисунке 4.5
/>
Рисунок 4.5
Повторительне выполняет никаких логических преобразований и используется для повышениянагрузочной способности отдельных выходов ИМС или как элемент задержки, равнойвремени распространения сигнала через него.
 
/>/>/>/>/>/>/>4.5 И–НЕ
Элемент И — НЕ реализует логическую функцию

/>.(4.5)
Ниже показаныего обозначение на электрических схемах (рисунок 4.6, а), функциональная схема(рисунок 4.6, б) и таблица истинности (таблица 4.4).
Таблица 4.4№ набора B A F 1 1 1 1 2 1 1 3 1 1
 
/>       />
А                       Б
Рисунок 4.6
 
/>/>/>/>/>/>/>4.6 ИЛИ–НЕ
 
Элемент ИЛИ-НЕ реализует логическую функцию
 
/>.(4.6)
Ниже показаныего обозначение на электрических схемах (рисунок 4.7, а), функциональная схема(рисунок 4.7, б) и таблица истинности (таблица 4.5).

Таблица 4.5№ набора B A F 1 1 1 2 1 3 1 1
/>            />
Рисунок 4.7
/>/>/>/>/>/>/>4.7 ИсключающееИЛИ
 
Реализуетлогическую функцию
/>.(4.7)
Ниже показаныего обозначение на электрических схемах (рисунок 4.8) и таблица истинности(таблица 4.6).
/>
Рисунок 4.8
Таблица 4.6№ набора B A F 1 1 1 2 1 1 3 1 1
Элементназывается исключающее ИЛИ, т.к. его таблица истинности совпадает с таблицейистинности элемента ИЛИ первыми тремя строчками. В четвертой строке элементаИЛИ, F=1, а элемента исключающее ИЛИ – нуль.
Нижеприведена таблица истинности ПФ “исключающее ИЛИ” для 3-х логических переменных(таблица 4.6.1).
 
Таблица 4.6.1№ набора С В А F 1 1 1 2 1 1 3 1 1 1 4 1 1 5 1 1 1 6 1 1 1 7 1 1 1
/>/>/>/>/>/>/>
4.8 Сложение по модулюдва (нечетность)
Элементреализует логическую функцию
 
/>.(4.8)
Ниже показаныего обозначение на электрических схемах (рисунок 4.9) и таблица истинности(таблица 4.7).
Таблица 4.7№ набора С В А F 1 1 1 2 1 1 3 1 1 4 1 1 5 1 1 6 1 1 7 1 1 1 1

/>
Рисунок 4.9
Элементсуммирует значения переменных по модулю два (символ Å (псевдоплюс) означает Smod2: 0 + 0 = 0; 1 + 1 =0; 1 + 0 = 1; 0 + 1 = 1).
Если при суммированиичисло единиц нечетно, то функция равна 1, в противном случае – F=0.
/>/>/>/>/>/>/>4.9 Сложение помодулю два с отрицанием (четность)
Элементреализует логическую функцию
 
/>.(4.9)
Ниже показаныего обозначение на электрических схемах (рисунок 4.10) и таблица истинности(таблица 4.8).
/>
Рисунок 4.10
Элементформирует сумму по модулю два, которая затем инвертируется на выходе. Если присуммировании число единиц четно, то функция равна 1, в противном случае – F =0.
Таблица 4.8№ набора С В А F 1 1 1 2 1 3 1 1 1 4 1 5 1 1 1 6 1 1 1 7 1 1 1
/>/>/>/>/>/>/>4.10 Эквивалентность
 
Элементреализует логическую функцию
/>.(4.10)
Ниже показаныего обозначение на электрических схемах (рисунок 4.11) и таблица истинности(таблица 4.9).
/>
Рисунок 4.11
Таблица 4.9№ набора С В А F 1 1 1 2 1 3 1 1 4 1 5 1 1 6 1 1 7 1 1 1 1
Функция равнаединице, когда все переменные одинаковы (равны единице или нулю). В противномслучае – F = 0.

/>/>/>/>/>/>/>4.11 Неэквивалентность
 
Элементреализует логическую функцию
 
/>.(4.11)
Ниже показаныего обозначение на электрических схемах (рисунок 4.12) и таблица истинности(таблица 4.10).
 
/>
Рисунок 4.12
Таблица 4.10№ набора С В А F 1 1 1 2 1 1 3 1 1 1 4 1 1 5 1 1 1 6 1 1 1 7 1 1 1
Функция равнаединице, когда переменные неодинаковы. В противном случае – F=0.
Если числологических переменных равно двум, то логическая функция и элемент“неэквивалентность ”совпадают с элементами “сумма по модулю два” и “исключающееИЛИ” (таблицы 4.6, 4.7). Т. е., если Nпер=2, то
/>(4.11.1)

/>/>/>/>/>/>/>4.12 И–ИЛИ–НЕ
Элементреализует более сложную логическую функцию, булево выражение которой имеет вид
 
/>.(4.12)
Ниже показаныего обозначение на электрических схемах (рисунок 4.13) и таблица истинности(таблица 4.11).
/>
Рисунок 4.13
Таблица 4.11№ набора D С В А F 1 1 1 1 2 1 1 3 1 1 4 1 1 5 1 1 1 6 1 1 1 7 1 1 1 8 1 1 9 1 1 1 10 1 1 1 11 1 1 1 12 1 1 13 1 1 1 14 1 1 1 15 1 1 1 1
 

/>/>/>/>/>/>/>4.13 Запрет
 
Элементреализует логическую функцию
 
/>.(4.13)
Ниже показаныего обозначение на электрических схемах (рисунок 4.14) и таблица истинности(таблица 4.12).
/>
Рисунок 4.14
Таблица 4.12№ набора B A F 1 1 1 2 1 3 1 1
На выходетакого элемента логическая единица будет лишь в том случае, если на основномвходе присутствует логическая единица (А=1), а на запрещающемвходе– нуль (В=0)
Вобозначении элемента на электрических схемах запрещающий вход отмечен какинверсный – кружком. Запрещающим сигналом на этом входе будет логическаяединица.
/>/>/>
/>/>/>4.14 Логическиеэлементы с открытым коллектором
Припостроении цифровых устройств часто возникает необходимость объединения выходовнескольких логических элементов с целью перехода на общую выходную цепь. Этузадачу можно решить с помощью элемента ИЛИ (рисунок 4.15).
/>
Рисунок 4.15
При этомприходится мириться с дополнительными схемными затратами и увеличениемсуммарной задержки прохождения цифровых сигналов через устройство.
Другой способоснован на применении логических элементов с открытым коллектором, в полефункционального обозначения которых имеется специальный символ />, указывающий, чтоколлектор выходного транзистора открыт (оборван, “висит в воздухе”).
На рисунке4.16 показано объединение нескольких логических элементов с открытымколлектором на общий выход.
/>
Рисунок 4.16
Для нулевыхсигналов на выходах логических элементов ЛЭ1… ЛЭ3 (соответствующий выходнойтранзистор открыт) данная схема выполняет функцию “монтажное ИЛИ”: припоявлении логического нуля хотя бы на одном из выходов логических элементоввыходной сигнал также будет равен нулю.
Для единичныхсигналов на выходах логических элементов ЛЭ1… ЛЭ3 (соответствующий выходнойтранзистор закрыт) схема выполняет функцию “монтажное И”: выходной сигнал равенединице лишь при одновременном появлении логических единиц на выходах всехлогических элементов.
За счеттехнологии изготовления выходного транзистора и получения от него заданныххарактеристик элементы с открытым коллектором обладают более высокой нагрузочнойспособностью, чем обычные ЛЭ, поэтому могут использоваться для подключениянагрузок типа тиристоров, реле, индикаторов (светодиодов) и т.п. (рисунок4.17).
/>
Рисунок 4.17
При этомнеобходимо обеспечить выполнение условия
 
/>,(4.14)
где Iн– ток нагрузки; />– значение допустимого тока,который может протекать через открытый выходной транзистор логического элемента(рисунок 4.17).
На рисунке4.17.1 показан пример подключения на выход ЛЭ с открытым коллектором светодиодаVD.

/>
Рисунок4.17.1
Когда свыхода ЛЭ снимается логический 0, выходной транзистор VT открыт, и светодиод VD оказывается включенным впрямом направлении. При протекании через VD прямого тока последнийзажигается. Ток Iн равен току зажигания светодиода Iзаж.VD, который составляет £20 mA. Падение напряжения наоткрытом диоде UVD.пр составляет (1,7…2) В.Резистор Rограничивает величину прямого тока и рассчитывается по формуле:
/>(4.14.1)
Например,если Ek=5 B; UVD.пр=2 В; Iзаж.VD=20 mA, то R=(5-2)/(20*10-3)=150 Ом.
/>/>/>/>/>/>/>4.15 Логическиеэлементы с третьим состоянием
 
Один изнаиболее широко используемых способов подключения логических элементов на общийвыход основан на применении в их выходных цепях электронных буферных схем,способных под действием управляющих сигналов либо подключать к нагрузкевыходной логический сигнал, принимающий значения (состояния) 0 или 1, либоотключать выход от нагрузки (переводить его в так называемое 3-е(высокоимпедансное, Z-состояние)).
Нижепоказаны: обозначение логического элемента (повторителя) с тремя состояниями наэлектрических схемах (рисунок 4.18, а) и принципиальная схема его выходногокаскада, обеспечивающего 3 состояния выходного сигнала: логический 0;логическую 1 и 3-е (Z) состояние (рисунок 4.18, б).
/>          />
Рисунок 4.18
В полефункционального обозначения логических элементов с тремя состояниями имеется специальныйсимвол /> .
Помимоосновных входов, на которые подаются входные логические переменные, подобныеэлементы содержат управляющий вход “Выбор кристалла” — CS, активнымсигналом на котором, как правило, является логический 0 (рисунок 4.18, а).
Три состояниявыходных сигналов обеспечиваются управляющими сигналами на базах транзисторовVT1 и VT2 (рисунок 4.18, б):
Единичноесостояние– на базе VT1 — единица (транзистор — открыт); на базе VT2 — нуль (транзистор — закрыт) и с выхода снимается логическая 1;
Нулевоесостояние– на базе VT1 — нуль (транзистор закрыт); на базе VT2 — единица (транзистор — открыт) и с выхода снимается логический 0;
Z — состояние– на базах VT1 и VT2 — логические нули (оба транзистора закрыты) и выходоборван от общей шины (находится в высокоимпедансном (Z) состоянии).
Элементы стремя состояниями широко используются в микропроцессорной технике дляподключения выходов различных устройств микропроцессорной системы к общей шине.
/>/>/>/>/>/>/>5. РЕАЛИЗАЦИЯ ЛОГИЧЕСКИХ ФУНКЦИЙ в разных базисах
 
/>/>/>/>/>/>/>5.1 Базисныенаборы ЛЭ и их взаимосвязь
Существуетнесколько базисных (функционально полных) наборов логических элементов, на которыхможно реализовывать любую переключательную функцию:
1) И, ИЛИ,НЕ;
2) И – НЕ;
3) ИЛИ — НЕ.
Дляреализации ПФ, представленной булевым выражением в ДНФ или КНФ, достаточно трехЛЭ: И, ИЛИ, НЕ, поэтому этот набор считается функционально полным или базисным(базисом).
На практикеболее широко используются базисы И-НЕ или ИЛИ-НЕ. Это связано с тем, чтоуменьшение номенклатуры элементов до одного типа упрощает проектированиеустройства и его ремонт. Кроме того, наличие в этих элементах инвертора(усилителя) повышает нагрузочную способность элемента (усиливает сигнал).
Используятождества и теоремы булевой алгебры, можно преобразовать выражения ПФ,записанные в виде комбинации функций И, ИЛИ, НЕ, к виду, который может бытьреализован элементами базиса И-НЕ, ИЛИ-НЕ. Сказанное отражает таблица 5.1.
Таблица 5.1Элемент Логические операции НЕ И ИЛИ И-НЕ
/>
/>
/> ИЛИ-НЕ
/>
/>
/>

Ниже показанасхемная реализация функций НЕ, И, ИЛИ в базисах И-НЕ (рисунок 5.1, а, б, в) иИЛИ-НЕ ( рисунок 5.1, г, д, е).
/>
Рисунок 5.1
Функцию И-НЕназывают функцией Шеффера (штрихом Шеффера), обозначая её в виде F = AêB, а функцию ИЛИ-НЕ — функцией Пирса (стрелкой Пирса),обозначая её в виде А¯В. Базис И-НЕ называютбазисом Шеффера, а базис ИЛИ-НЕ — базисом Пирса.
/>/>/>/>/>/>/>5.2 Реализациялогических функций в различных базисах
 
/>/>/>/>/>/>/>5.2.1 Реализация элемента “Равнозначность” (исключающее ИЛИ — НЕ)
На выходетакого элемента должна быть логическая 1, если на входах одновременноприсутствуют одинаковые логические переменные (единицы или нули).
Булевовыражение логической функции, соответствующей рассматриваемому элементу имеетвид

/>.(5.1)
Очевидно, чтоданное выражение легко реализуется элементами базиса И, ИЛИ, НЕ.
Используятеорему де Моргана и тождества булевой алгебры, преобразуем выражение (5.1) квиду, позволяющему реализовать функцию “равнозначность” в базисе И-НЕ (5.2) иИЛИ-НЕ (5.3)
 
/>,(5.2)
/>.(5.3)
Ниже показаныфункциональные схемы элемента “равнозначность” на ЛЭ базисов И, ИЛИ, НЕ(рисунок 5.2, а); И-НЕ (рисунок 5.2, б) и ИЛИ-НЕ (рисунок 5.2, в).
/>
А                                          Б
/>
В
Рисунок 5.2
/>/>/>

/>/>/>5.2.2 Реализация элемента “Неравнозначность” (исключающее ИЛИ,сумма по модулю два)
На выходетакого элемента должна быть логическая 1, если на входах присутствуютнеравнозначные логические переменные:
 
F = 1, если А= 1, В = 0 или А = 0, В = 1.
Булевовыражение логической функции рассматриваемого элемента имеет вид
 
/>.(5.4)
Это выражениеможет быть легко реализовано элементами базиса И, ИЛИ, НЕ. Применяя теорему деМоргана и тождества булевой алгебры, преобразуем выражение (5.4) к виду,позволяющему реализовать функцию “неравнозначность” в базисе И-НЕ (5.5) иИЛИ-НЕ (5.6).
 
/>,(5.5)
/>.(5.6)
Ниже показаныфункциональные схемы элемента “неравнозначность” на ЛЭ базисов И, ИЛИ, НЕ(рисунок 5.3, а); И-НЕ (рисунок 5.3, б) и ИЛИ-НЕ (рисунок 5.3, в).

/>
А                                      Б
/>
В
Рисунок 5.3
Элемент“неравнозначность” иначе называют сумматором по модулю два: сумма двоичных цифрдает единицу, если одна из них единица, а другая – нуль; в противном случае,если обе цифры 0 или 1, то сумма равна нулю.
/>/>/>/>/>/>/>5.2.3 Реализация элемента “Запрет”
На выходетакого элемента должна быть логическая 1, если на основном входе присутствуетлогическая единица, а на запрещающем входе – логический нуль.
Булевовыражение логической функции рассматриваемого элемента имеет вид
 
/>.(5.7)
Выражение(5.7) может быть легко реализовано в базисе И, ИЛИ, НЕ.
Применяятеорему де Моргана и тождества булевой алгебры, преобразуем выражение (5.7) квиду, позволяющему реализовать функцию “запрет” в базисе И-НЕ (5.8) и ИЛИ-НЕ(5.9).

/>,(5.8)
/>.(5.9)
Ниже показаныфункциональные схемы элемента “запрет” на ЛЭ базисов И, ИЛИ, НЕ (рисунок 5.4,а); И-НЕ (рисунок 5.4, б) и ИЛИ-НЕ (рисунок 5.4, в).
/>
Рисунок 5.4
/>/>/>/>/>/>/>5.2.4 Реализация многобуквенных логических функций на элементах снебольшим количеством входов
Иногда напрактике возникает задача реализовать логическую функцию большого числалогических переменных (многобуквенную функцию) на элементах с небольшимколичеством входов. В качестве примера на рисунке 5.5 показана функциональнаясхема, реализующая логическую функцию
 
/>(5.10)
надвухвходовых элементах И-НЕ.

/>
Рисунок 5.5
/>
/>/>/>6. ПАРАМЕТРЫ И ХАРАКТЕРИСТИКИ ЦИФРОВЫХИНТЕГРАЛЬНЫХ МИКРОСХЕМ (ИМС)
Цифроваямикросхема как функциональный узел характеризуется набором сигналов, которыеможно разделить на информационные (Х1, Х2, ..., Хn – входные, Y1,Y1, ..., Ym – выходные) и управляющие (V1, V2, ..., Vk).Каждая конкретная ИМС в соответствии со своим функциональным назначениемвыполняет определенные операции над входными сигналами (переменными), авыходные сигналы представляют собой результат этих операций Yj = F(Х1, Х2,…, Хn). Операторами F могут быть как простейшиелогические преобразования, например, И, ИЛИ, НЕ, и т. д., так и сложныемногофункциональные преобразования, имеющие место, например, вмикропроцессорах, БИС памяти и др.
Сигналыуправления определяют вид операции, режим работы ИМС, обеспечиваютсинхронизацию, установку начального состояния, стробируют входные и выходныесигналы, задают адрес, и т. д.
Отфункциональной сложности ИМС зависит и система ее электрических параметров,которые в общем случае могут иметь десятки наименований, причем многие изпараметров характерны только для ИМС какого-либо одного класса. Поэтому нижерассмотрим те параметры и характеристики, которые характеризуют большинствомикросхем. В дальнейшем при изучении отдельных устройств этот перечень по меренеобходимости будет расширен.
/>/>/>/>/>/>/>6.1 Коэффициентобъединения по входу (Коб)
Равен числувходов логического элемента. На них поступают логические переменные, надкоторыми данный элемент выполняет логическую операцию. Кобограничивает наибольшее число переменных функции, которую реализует данный ЛЭ.При недостаточном количестве входов вместо одного приходится использоватьнесколько элементов, соединяя их определенным образом (5.2.4).
/>/>/>/>/>/>/>6.2 Коэффициентразветвления по выходу (Краз)
Численноравен количеству входов аналогичных элементов, которыми можно одновременнонагрузить выход данного элемента без искажения передачи информации. Этоткоэффициент характеризует нагрузочную способность элемента и определяетсявыполнением его выходного каскада. Для различных элементов составляет отнескольких единиц до нескольких десятков.
/>/>/>/>/>/>/>6.3 Статическиехарактеристики
К статическимхарактеристикам относятся: входная ВАХ, определяющая зависимость входного токаот входного напряжения; выходная ВАХ, показывающая связь между выходнымнапряжением и током; передаточная, которая определяет зависимость выходногонапряжения от входного [3].
На рисунке6.1 приведена типовая передаточная характеристика инвертора ТТЛ — типа. С еепомощью можно определить ряд параметров ЛЭ, например, уровни напряженийлогической единицы (U1), логического нуля (U0),значения пороговых напряжений, при которых выходной сигнал переключается из 1 в0 (U0пор) и наоборот из 0 в 1 (U1пор), оценитьпомехоустойчивость элемента.

/>
Рисунок 6.1
/>/>/>/>/>/>/>6.4 Помехоустойчивость
Оцениваетсянаибольшим напряжением статической помехи Uпом, действующей навходе, которое не вызывает ложного переключения элемента из 1 в 0, илинаоборот.
Статическимипринято называть помехи, величина которых остается постоянной в течениевремени, значительно превышающего длительность переходных процессов в схеме.Причиной появления таких помех в большинстве случаев является падениенапряжения на проводниках, соединяющих микросхемы в устройстве. Наиболееопасные помехи возникают в шинах питания. Падения напряжения на “земляной”шине, разные для различных ИМС, будут суммироваться с входными сигналами имогут приводить к сбоям. Для исключения подобных ситуаций необходимовнимательно относиться к расположению проводников, подводящих напряжениепитания, и увеличивать по возможности их сечение.
Помехоустойчивостьможно оценить по передаточной характеристике элемента (рисунок 6.1), определивзначения U0пом иU1пом.
/>/>/>/>/>/>/>6.5 Динамическиехарактеристики и параметры
Характеризуютбыстродействие логических элементов.
На рисунке6.2 изображено изменение выходного напряжения во времени при переключении из 1в 0 и наоборот.

/>
Рисунок 6.2
По этойхарактеристике определяется время перехода элемента из состояния единицы в нульt1,0 и перехода в обратное состояние t0,1. Эти временные интервалыизмеряются на уровнях 0,1 и 0,9 от перепада выходного напряжения припереключении элемента (ΔU= (U1вых – U0вых)) (при этом емкостьнагрузки должна соответствовать заданной).
Частобыстродействие оценивается временами задержки распространения сигнала привключении t0,1зд.р. и выключении t1,0зд.р., а такжесредним временем задержки распространения tзд.р.ср (определяетсякак полусумма задержек при включении и выключении). Эти параметры измеряются науровнях 0,5 от перепадов входного и выходного сигналов (рисунок 6.3).
/>
Рисунок 6.3
/>/>/>/>/>/>/>6.6 Видреализуемой логической функции
Выше, приизложении курса, были рассмотрены основные логические элементы, выполняющиеразличные функции: И, ИЛИ, НЕ, И-НЕ, ИЛИ-НЕ; ИСКЛЮЧАЮЩЕЕ ИЛИ, ИСКЛЮЧАЮЩЕЕИЛИ-НЕ; И-ИЛИ-НЕ; ПОВТОРЕНИЕ (усиление цифрового сигнала) и др.
/>/>/>/>/>/>/>6.7 Потребляемыетоки и мощность
К основнымпараметрам часто также относят токи, потребляемые цифровой ИМС для двух еёсостояний: I1пот, I0пот, и потребляемую мощность Рпот.
Рпотпредставляет собоймощность, потребляемую микросхемой от источника питания в заданном режиме.Различают Р1пот иР0пот, потребляемые ИМС всостояниях логических 1 и 0, а также среднюю потребляемую мощность
 
Рпот.ср= 0,5*( Р1пот + Р0пот).(6.1)
/>/>/>/>/>/>/>6.8 Входные ивыходные токи, напряжения
I0вх – предельный входной токпри сигнале 0 на входе;
I1вх – предельный входной токпри сигнале 1 на входе;
U1вых – минимальное выходноенапряжение при логической 1 на выходе при заданном токе нагрузки;
U0вых – максимальное выходноенапряжение при сигнале 0 на выходе при заданном токе нагрузки;
I0вых max – максимальный выходной ток прилогическом нуле на выходе;
I1вых max – максимальный выходной ток прилогической единице на выходе.

/>/>/>/>/>/>/>6.9 Пороговыенапряжения
Входноенапряжение, при котором происходит резкое изменение выходного напряжения,называется порогом переключения Uпор. Амплитудная передаточнаяхарактеристика реального логического элемента в переходной области (штриховаялиния) не имеет явно выраженного порога переключения (рисунок 6.1). Изменениевыходного напряжения начинается при одном значении входного напряжения U0пор,а заканчивается при другом U1пор. Характеристика имеет зонунеопределенности ΔUпор=U1пор-U0пор, что вызвано, вчастности, переходом транзистора из режима отсечки в режим насыщения инаоборот.
Пороговоенапряжение логического нуля U0пор – наибольшее значение низкого уровня входногонапряжения, при котором происходит переход из единичного состояния в нулевое(рисунок 6.1);
Пороговоенапряжение логической единицыU1пор – наименьшее значение высокого уровнявходного напряжения, при котором происходит переход из нулевого состояния вединичное (рисунок 6.1).
Значение U0пори U1пор отличаются на несколько десятых долей вольта, поэтомучасто передаточная характеристика аппроксимируется, как показано на рисунке6.4.
/>
Рисунок 6.4
Теперь Uпор=U1пор= U0пор.
/>/>/>

/>/>/>6.10 Допустимыезначения основных параметров
Emin,Emax– допустимые значения напряжения питания;
U1min,U0max– допустимые значения уровней логических сигналов единицы и нуля;
Iвх.max,I0вых.max, I1вых.min – допустимый входной ивыходной токи в состоянии 0 и 1.
Существуетеще ряд параметров, например, технико-экономических, которые приводятся втехнической документации, прилагаемой к ИМС, и в справочниках.
/>/>/>/>/>/>/>7. БАЗОВЫЕ ЛОГИЧЕСКИЕ ЭЛЕМЕНТЫ
Дляпостроения цифровых устройств наиболее широкое применение находят интегральныелогические элементы на базе ТТЛ -, ТТЛШ -, ЭСЛ — и КМОП — технологий. Всякаямикросхема, реализующая сложную функцию, по существу представляет совокупностьэлементов И-НЕ или ИЛИ-НЕ.
/>/>/>/>/>/>/>7.1 Базовый ТТЛ(ТТЛШ) — элемент И-НЕ
 
ПростейшийТТЛ элемент, название которого расшифровывается как транзисторно-транзисторнаялогика, состоит из конъюнктора, выполненного на многоэмиттерном транзисторе VТми транзисторного инвертора VT1 (рисунок 7.1).
/>
Рисунок 7.1
При высокихуровнях напряжения на всех входах схемы (логические 1) все переходыэмиттер-база многоэмиттерного транзистора VTм смещаются в обратном направлении(заперты), а переход база-коллектор за счет напряжения +Епит – в прямом (инверсноевключение транзистора). Ток коллекторного перехода транзистора VТм, протекающийчерез переход эмиттер-база транзистора VТ1, вводит последний в режим насыщения.При этом с выхода снимается низкий уровень напряжения (логический нуль). Еслихотя бы на один вход схемы поступит сигнал логического 0(низкий уровеньнапряжения), VТм открывается и на базу VТ1 подается низкий уровень напряжения.Последний закрывается и с выхода снимается высокий уровень сигнала (логическаяединица). Таким образом, элемент реализует функцию И-НЕ (/>).
Выходноесопротивление рассмотренного элемента зависит от состояния транзистора VТ1.Когда он открыт, оно близко к нулю, а когда заперт – Rвых≈Rк=R2.
Дляповышения помехоустойчивости и увеличения нагрузочной способности ТТЛ элементысодержат дополнительные транзисторы (рисунок 7.2).
/>
Рисунок7.2
Подобнаясхема называется ТТЛ элементом со сложным инвертором, выполненном на трехтранзисторах VT1, VT2 и VT3. Если на всех входах элемента присутствуетлогическая 1, то эмиттерный переход VТм заперт, а коллекторный – открыт. Токбазы VТм через переход БКVTм поступает в базу VT1. В результате VT1 входит врежим насыщения. Положительным потенциалом, снимаемым с резистора R4,транзистор VT3 открывается и с выхода схемы снимается логический 0. Благодаряналичию диода VD транзистор VT2 при этом надежно закрыт.
Диодобеспечивает дополнительное положительное приращение напряжения на эмиттере VT2и называется смещающим. Использование таких диодов – один из типовых приемовинтегральной технологии, позволяющий обеспечить надежное запирание выключенныхтранзисторов. Наличие запертого VT2 в коллекторной цепи открытого VT3практически исключает потребление тока выходной цепью сложного инвертора всостоянии покоя (без нагрузки). Нагрузка, включенная между +Епити коллектором VT3 может вызывать достаточно большой ток (Iк.VT3=Iн).
Если хотя бына один вход схемы (рисунок 7.2) поступит логический 0, то транзистор VТмнасыщается, на его коллекторе (базе VT1) появляется низкий уровень напряжения итранзистор VT1 запирается. Потенциал его эмиттера стремится к нулю, а потенциалколлектора – к напряжению +Епит. Транзистор VT3 закрывается, VT2– открывается. С выхода снимаем высокий уровень напряжения (логическая 1).Каскад на транзисторе VT2 работает в активном режиме как эмиттерный повторитель(значение резистора R3 мало (десятки Ом) и может не учитываться). Выходноесопротивление эмиттерного повторителя очень мало, поэтому нагрузочнаяспособность второй схемы (рисунок 7.2) по сравнению с первой (рисунок 7.1)значительно увеличивается.
Потреблениетока в выходной цепи ненагруженного сложного инвертора в этом состоянии такжемало, так как VT3 закрыт. Если между выходом (коллектором VT3) и корпусомвключить сопротивление нагрузки, то потребляемый схемой ток увеличивается (Iн=IэVT2).
Отсутствиесобственного потребления тока выходной цепью сложного инвертора делаетрассматриваемый элемент достаточно экономичным.
Вместе с тем,эта схема имеет существенный недостаток. При формировании логической единицы навыходе ток закрытого транзистора VT3 Iкоз протекает через резистор R4 (рисунок7.2), создавая на нем падение напряжения, направленное на отпираниетранзистора. Чтобы снизить это напряжение значение резистора R4 берется неочень большим (сотни Ом).
Малоезначение R4 шунтирует переход база-эмиттер VT3 при его отпирании. Например, принапряжении Uбэ.нVT3=0,6 В через резистор R4=1 кОм протекает ток0,6 мА. Следовательно, VT3 начнет отпираться только после того, как ток черезрезистор R4 возрастает до 0,6 мА. Это приводит к растягиванию во временипереходной области передаточной характеристики рассматриваемого элемента(рисунок 6.1).
Кроме того,наличие R4 влияет на стабильность параметров ТТЛ — элемента в рабочем диапазонетемператур. Этот резистор имеет положительный температурный коэффициентсопротивления (ТКС). При возрастании температуры значение R4 увеличивается, егошунтирующее действие уменьшается, ток базы VT3 увеличивается, транзистор VT3насыщается сильнее, что может увеличить время его выключения, т.е. ухудшаетбыстродействие. При снижении температуры значение R4 падает, его шунтирующеедействие возрастает, что приводит к увеличению времени включения (растягиваниюво времени переходной области передаточной характеристики микросхемы (рисунок6.1)).
Дляустранения отмеченных недостатков вместо резистора R4 в схему ТТЛ элементавключен нелинейный четырехполюсник (рисунок 7.3), выполненный на транзистореVT4.
Это позволяетуменьшить длительность переходной области передаточной характеристики ТТЛ-элемента (рисунок 6.1) и повысить стабильность его параметров.
Рассмотреннаясхема со сложным инвертором также реализует функцию И-НЕ.
/>
Рисунок 7.3

ТТЛ-схемы внастоящее время достаточно широко применяются в модифицированном ТТЛШисполнении и содержат транзисторы и диоды Шоттки (рисунок 7.4).
Ниже показанпример двухвходового логического ТТЛШ — элемента И-НЕ (рисунок 7.4), имеющегоряд дополнительных элементов, отсутствующих в рассмотренной выше ТТЛ-схеме(рисунок 7.2).
/>
Рисунок 7.4
Во-первых,для повышения нагрузочной способности вместо транзистора VТ2 (рисунок 7.2) всхему введен составной транзистор (VТ2′, VТ2″).Во-вторых, для защиты элемента от случайно поданных отрицательных входныхсигналов в него включены диоды VD1, VD2. В-третьих, схема содержит транзисторVТ5, с помощью которого осуществляется перевод выхода схемы в третье,высокоимпедансное (Z) — состояние (см. 4.15). Положительный потенциал(логическая 1) на базе транзистора VТ5 открывает его, закорачивая тем самымколлектор транзистора VТ1 на землю.
Это приводитк тому, что транзисторы VТ2′, VТ2″ и VТ3 остаютсязаперты, независимо от состояния входных управляющих сигналов. При этом выход Fотключается как от шины питания, так и от земли, т.е. как бы повисает ввоздухе. Функциональное обозначение такого логического элемента показано нарисунке 7.5.
/>
Рисунок 7.5
Возможностьперевода ТТЛ (ТТЛШ) схем в 3-е состояние позволяет использовать их при работена одну системную шину, например, в микропроцессорных устройствах. При этом кобщей шине подключен целый ряд различных устройств, снабженных выходными цепямис тремя состояниями, причем в каждый момент времени с общей шиной соединенотолько одно устройство, а выходы остальных находятся в 3-м (Z) — состоянии,т.е. отключены от шины.
/>/>/>/>/>/>/>7.2 Базовый ЭСЛ — элемент ИЛИ/ИЛИ-НЕ
 
В этомэлементе [3, 11] логические операции выполняются эмиттерно-связаннымитранзисторами, чем и обусловлено название типа логики. Элемент имеет двавыхода, на одном из которых фиксируется результат операции ИЛИ над входнымицифровыми сигналами, а на другом — операции ИЛИ-НЕ.
В этой схемек “земле” присоединена плюсовая шина источника питания, поэтому выходныесигналы имеют отрицательную полярность.
Разработанныена основе схем ЭСЛ ИМС характеризуются высоким быстродействием, высокойнагрузочной способностью, низкой помехоустойчивостью и достаточно большойпотребляемой мощностью.

/>/>/>/>/>/>/>7.3 БазовыйКМОП-элемент ИЛИ-НЕ
 
Логическиесхемы на комплементарных (дополняющих друг друга) МОП (МДП) — транзисторахсодержат последовательно включенные и управляемые одним сигналомМОП-транзисторы с каналами разных типов проводимости (n- и p-типа) (рисунок 7.6).
/>
Рисунок 7.6
Когда один изпоследовательно включенных транзисторов открывается, другой — закрывается.Поэтому такой каскад практически не потребляет мощности в статическом режиме.
КМОП-элемент(рисунок 7.6) представляет собой делитель напряжения +Епит. Нижнее плечоделителя составляет транзистор VT2, который называется коммутирующим илиуправляющим. Верхнее плечо образует транзистор VT1, который называетсянагрузочным. Если на вход подается высокий уровень напряжения (логическая 1),то открывается транзистор VT2 и закрывается VT1. Большая часть напряженияпитания выделяется на нагрузочном транзисторе VT1, а с выхода снимается низкийуровень напряжения (логический 0).
Если на входпоступает низкий уровень сигнала (логический 0), то открывается VT1 изакрывается VT2. С выхода снимается высокий уровень напряжения, а открытыйтранзистор VT1 выполняет функцию стокового резистора Rс. Рассмотренная схемавыполняет функцию инвертора />.
Нижепоказана схема логического элемента с тремя входами ИЛИ-НЕ на КМОП-транзисторах(рисунок 7.7).
/>
Рисунок 7.7
Если на любойиз входов, например, С, подается высокий уровень (логическая 1), то открываетсятранзистор VT1 и шунтирует параллельно включенные с ним транзисторы VT2 и VT3.Сопротивление нижнего плеча делителя, состоящего из трех параллельно включенныхуправляющих транзисторов VT1, VT2 и VT3, уменьшается. Одновременно запираетсятранзистор VT6 и сопротивление верхнего плеча делителя, состоящего из трехпоследовательно включенных нагрузочных транзисторов VT4, VT5 и VT6 становитсявесьма значительным. Большая часть напряжения питания +Епит выделяется нанагрузочных транзисторах, а с выхода снимается низкий уровень сигнала(логический 0).
Только когдана всех входах А, В и Сприсутствует низкийуровень сигнала (логический 0), управляющие транзисторы закрыты, а нагрузочные– открыты. Падение на нагрузочных транзисторах мало и они выполняют функциюстокового (нагрузочного) резистора Rс для параллельно включенных закрытыхтранзисторов VT1… VT3. С выхода снимается высокий уровень напряжения(логическая 1).
Такимобразом, рассматриваемый элемент (рисунок 7.7) выполняет логическую функциюИЛИ-НЕ

/>.(7.1)
ЛогическиеКМОП-элементы имеют ряд существенных достоинств. Во-первых, в статическомсостоянии в цепи источника Епит находится запертый транзистор, так чтопотребляемая элементом мощность весьма мала. Потребление мощности происходиттолько при переключении элемента. Во-вторых, входное сопротивление полевоготранзистора весьма велико, поэтому каждый последующий элемент практически ненагружает предыдущий. В-третьих, при исполнении по интегральной технологииполевой транзистор занимает на подложке (основании микросхемы) меньшую площадь,чем биполярный. Недостатком элемента является меньшее быстродействие, чем уТТЛШ — и ЭСЛ — элементов.
При перевозкеи монтаже КМОП-схем нужно соблюдать определенные меры предосторожности. Вчастности, монтажник и все монтажные инструменты должны быть заземлены, чтобыисключить возможность пробоя изоляции между затвором и каналом.
/>/>/>/>/>/>/>8. ГЕНЕРАТОРЫ ТАКТОВЫХ ИМПУЛЬСОВ (ГТИ) на логическихэлементах
 
/>/>/>/>/>/>/>8.1 ГТИ на двухинверторах
Существуетмного различных схем ГТИ (мультивибраторов) на логических элементах (ЛЭ) [6,12], простейшей из которых является схема на двух элементах И-НЕ (инверторах)(рисунок 8.1).
/>
Рисунок 8.1
Длястабилизации работы в схеме использована местная (охватывающая только одну ИМС)отрицательная обратная связь (ООС) через резистор R.
Необходимаядля самовозбуждения генератора положительная обратная связь (ПОС) реализованачерез конденсатор С.
В процессеработы схемы перезаряд конденсатора С через резистор R(рисунок 8.2).

/>
Рисунок 8.2
На временноминтервале Т1 на входе элемента DD1 напряжение U11 > Uпор≈ 1,3...1,5 В, где Uпор – пороговое напряжение логическогоэлемента (рисунок 6.1). Поэтому на выходе DD1 поддерживается низкий уровеньнапряжения U021, а на выходе DD2 — высокий уровень U022. Ток перезарядаконденсатора течет от источника питания по цепи: (“+Епит”; R1вых2; С; R;R0вых1; “земля”) и экспоненциально уменьшается с постоянной времени
/>.(8.1)
При этомнапряжение на входе DD1 также экспоненциально падает от начального напряжения />,асимптотически стремясь к уровню />. В момент, когда напряжение навходе DD1 достигает уровня порога Uпор, инвертор DD1 переходит в усилительныйрежим (наклонный участок передаточной характеристики логического элемента(рисунок 6.1)). Напряжение U21 возрастает и инвертор DD2 такжепереходит в усилительный режим. В схеме начинает выполняться условиевозникновения скачков: баланс амплитуд и баланс фаз (ПОС), что способствуетбыстрому (лавинообразному) переключению мультивибратора в другоеквазиустойчивое состояние равновесия (U21 = 1, U22 = 0).
На выходевозникает отрицательный скачок напряжения, который через конденсатор Сприкладывается ко входу U11, вызывая там тоже скачок напряжения.Т.к. />, тона входе появляется небольшое отрицательное напряжение />.
На временноминтервале Т2 напряжение на входе DD1 U11 Uпор,поэтому на выходе DD1 — высокий уровень />, а на выходе элемента DD2 — низкий />.Конденсатор С вновь перезаряжается. Ток перезаряда Спротекает в противоположном направлении по цепи: (“+Епит”; />; R; С; />; “земля”).
По мереперезаряда ток через резистор R уменьшается экспоненциально спостоянной времени
/>,(8.2)
а напряжениена входе DD1 экспоненциально возрастает от уровня />, асимптотически стремясь к уровню/>.
В моментсовпадения U11 и Uпор схема вновь переключается. Навыходе U22 появляется положительный скачок напряжения, которыйчерез конденсатор С прикладывается ко входу U11,вызывая там также скачок напряжения. Далее описанные процессы повторяются.
Периодгенерируемых импульсов определяется зависимостью [12]
/>(8.3)
при условии,что величина резистора R лежит в диапазоне:

240 Ом(8.4)
Кдостоинствам рассмотренного МВ относятся: простота схемы и стабильность частотыгенерации. При изменении напряжения питания ИМС ТТЛ-типа в диапазоне(4,5...5,5) В частота изменяется только на 2%. Главный недостаток — искажениевершины выходных импульсов, т.к. выход связан с конденсатором, которыйпостоянно перезаряжается.
Дляустранения этого недостатка в схему вводят еще один элемент И-НЕ (инвертор).
/>/>/>/>/>/>/>8.2 ГТИ на 3-хинверторах.
В схеметакого генератора (рисунок 8.3) резистор R отключен от выхода DD1 и подключен квыходу элемента DD3.
/>
Рисунок 8.3
Перезарядконденсатора С происходит через резистор R ивыходные цепи DD2 и DD3. Поскольку элемент DD1 не нагружен емкостью, импульсына его выходе обладают хорошей прямоугольностью. Принцип работы схемыаналогичен предыдущей. Временная диаграмма работы показана на рисунке 8.4
Величинарезистора R выбирается из условия [12]
 
240 Ом(8.5)

/>
Рисунок 8.4
Периодгенерируемых импульсов
/>(8.6)
/>/>/>/>/>/>/>9. ФУНКЦИОНАЛЬНЫЕ УСТРОЙСТВА КОМПЬЮТЕРНОЙ (ЦИФРОВОЙ)ЭЛЕКТРОНИКИ
 
/>/>/>/>/>/>/>9.1 Комбинационныецифровые устройства (КЦУ)
Логическиеустройства, выходные сигналы которых однозначно определяются комбинациейвходных логических переменных в рассматриваемый момент времени, называютсякомбинационными.
/>/>/>/>/>/>/>9.1.1 Анализ и синтез КЦУ
В процессепроектирования любого устройства выполняется ряд действий, которые можноотнести к задачам анализа и синтеза.
/>/>/>/>/>/>9.1.1.1 Анализ КЦУ
Выполнениезадач анализа КЦУ предполагает наличие готовой функциональной схемы устройствана логических элементах заданного базиса. В процессе анализа оцениваются некоторыехарактеристики имеющейся схемы КЦУ. Например, можно составить булево выражениеи таблицу истинности, определяющие преобразование информации в КЦУ;минимизировать логическую функцию, которую выполняет анализируемая схема;оценить аппаратные затраты на реализацию схемы; её быстродействие; потребляемуюмощность; рассмотреть возможность образования в схеме ложных опасных состоянийв результате состязаний (гонок) и др.
/>/>/>/>/>/>9.1.1.2 Синтез КЦУ
Синтез КЦУпредусматривает построение функциональной схемы устройства, т.е. определениесостава необходимых логических элементов и соединений между ними, при которыхобеспечивается преобразование входных цифровых сигналов в выходные всоответствии с заданными условиями работы устройства. В процессе синтезанеобходимо минимизировать аппаратные затраты на реализацию устройства.Рассмотрим особенности синтеза КЦУ с одним выходом. Последовательность синтезацелесообразно разбить на ряд этапов.
Этап 1. Задание логическойфункции, определяющей функционирование синтезируемого КЦУ. Как отмечалосьранее, это можно сделать словесно, с помощью таблиц истинности или булевыхвыражений.
Этап 2. Минимизация логическойфункции, которая осуществляется алгебраическим или графическим методом (спомощью диаграмм Вейча, карт Карно).
Этап 3. Запись булевоговыражения минимизированной переключательной функции.
Этап 4. Преобразование булевоговыражения минимизированной ПФ для реализации её в заданном базисе И-НЕ илиИЛИ-НЕ.
Этап 5. Составлениефункциональной схемы КЦУ, т.е. изображение нужных логических элементов и связеймежду ними.
Проиллюстрируемэтапы синтеза КЦУ на примере.
Необходимосинтезировать на элементах И-НЕ КЦУ на три входа, выходной сигнал которогосовпадает с большинством входных сигналов.
Данноесловесное описание задает логическую функцию МАЖОРИТАРНОСТЬ. Её работу отражаеттаблица истинности (таблица 9.1).

Таблица 9.1№ набора С В А F 1 1 2 1 3 1 1 1 4 1 5 1 1 1 6 1 1 1 7 1 1 1 1
Булевовыражение ПФ в СДНФ имеет вид
 
/>(9.1)
Минимизируяданное выражение, используя тождества и теоремы булевой алгебры, получим
 
/>.(9.2)
Преобразуемданное выражение для его реализации в базисе И — НЕ.
Применяятеорему де Моргана, получим
 
/>.(9.3)
Функциональнаясхема синтезируемого КЦУ, реализующего выражение (9.3) на элементах И-НЕ,приведена на рисунке 9.1.

/>
Рисунок 9.1
На практикешироко применяются КЦУ, имеющие несколько выходов. При проектировании такихустройств можно воспользоваться рассмотренными выше правилами синтеза, еслипредставить устройство в виде совокупности соответствующего числа КЦУ с общимивходами.
ФункционированиеКЦУ с m-выходами описывается (задается) аналогичным количествомпереключательных функций, над каждой из которых в процессе синтеза выполняютсядействия, описанные выше.
/>/>/>/>/>/>/>9.1.2 Типовые КЦУ
В цифровойтехнике при построении сложных устройств широко применяются не только отдельныелогические элементы, реализующие элементарные булевы функции, но и ихкомбинации в виде типовых структур, выполняемых как единое целое в видеинтегральных микросхем (ИМС). На входы таких структур могут подаватьсяинформационные логические сигналы и сигналы управления. Последние могутопределять, например, порядок передачи информационных входных сигналов на выходили играть роль сигналов синхронизации. Во многих случаях, особенно прииспользовании в устройствах выходных цепей с тремя состояниями, в качествесигналов синхронизации выступают сигналы “Выбор микросхемы” (CS).Наличие активного значения такого сигнала управления (в одних схемах этологический нуль, в других — логическая единица) разрешает устройству выполнениезаданных функций, отсутствие его — переводит схему в “невыбранное” состояние,при котором она не выполняет обработку информации, а её выходы отключены от нагрузки.

/>/>/>/>/>/>9.1.2.1 Шифраторы и дешифраторы
Вповседневной жизни для представления чисел мы применяем десятичную системусчисления. Если последняя используется для представления дискретных сообщений(дискретной информации — данных), то говорят о кодировании – установлении соответствиямежду элементами данных и совокупностью символов, называемых кодовойкомбинацией. В большинстве современных компьютеризированных систем управления иавтоматики входная дискретная информация представлена в десятичном (унитарном)коде, а обработка информации цифровым компьютером осуществляется над данными,представленными в двоичном коде. Возникает задача преобразования десятичного(унитарного) кода в двоичный при вводе в систему и обратного перевода двоичногокода в десятичный (унитарный) при выводе из цифровой системы результатовобработки информации.
Комбинационноецифровое устройство (КЦУ), выполняющее перевод десятичного (унитарного) кода вдвоичный, называется шифратором (кодером) двоичного кода, а осуществляющеепреобразование двоичного кода в десятичный (унитарный) – дешифратором(декодером) двоичного кода.
Очень частодесятичные коды преобразуются в двоично-десятичные, которые называют BCD(Binary Code Decimal)-кодами или кодами 8421. В этом случае КЦУ, преобразующиедесятичный код в BCD-код и наоборот, называют соответственно шифратором(кодером) и дешифратором (декодером) двоично-десятичного кода (BCD-кода).
Распространеннымвыходным устройством, отображающим десятичные числа, является семисегментныйиндикатор. Его работой управляет дешифратор, преобразующий BCD-код всемисегментный. Рассмотрим названные устройства более подробно.

/>/>/>/>/>/>9.1.2.1.1 Шифраторыдвоичного кода
Шифраторыдвоичного кода преобразуют десятичный (унитарный) код в двоичный. Если числоразрядов выходного ДК (выходов шифратора) равно m, томаксимальное число входных шин определяется числом возможных кодовых комбинацийДК и составляет 2m .
Условноеобозначение шифратора показано на рисунке 9.2.
/>
Рисунок 9.2
На выходныхшинах устанавливается ДК, десятичный эквивалент которого соответствует номерувхода, на котором появилась логическая 1. На остальных входах при этомприсутствуют нули. Такой код называют унитарным (десятичным).
Рассмотримпример проектирования шифратора, у которого число разрядов выходного ДК m=2.Максимальное число входов равно 2m=22=4, что позволяет отобразить двухразряднымвыходным двоичным кодом четыре десятичные цифры 0, 1, 2, 3. Иногда припроектировании шифраторов нулевой вход опускают, считая, что нулевой цифре навходе соответствуют пассивные сигналы (нули) на всех оставшихся входах.Активный входной сигнал – логическая 1. Принимая такой подход, составим таблицуистинности рассматриваемого в примере (рисунок 9.2.1) шифратора (таблица 9.2).

Таблица 9.2№ набора С В А F2 F1 1 1 1 2 1 1 3 1 1 – – 4 1 1 1 5 1 1 – – 6 1 1 – – 7 1 1 1 – –
/>
Рисунок 9.2.1
Минимизируемфункции F2, F1 с помощью диаграмм Вейча (рисунок 9.3)
/>
Рисунок 9.3
Если провестиминимизацию по нулевым значениям функций F2, F1, получим минимальныеКНФ:
 
F2 = B+ C, F1 = C+ A.(9.4)

Врезультирующие конъюнкции входят те переменные, которые в пределах накрытия неменяют своего значения (входят в прямой или инверсной форме). Переменные,которые находятся в столбцах и строках, не помеченных черточкой входят в прямойформе, а помеченные – в инверсной.
Принципиальнаясхема шифратора, реализующего эти уравнения, показана на рисунке 9.4.
/>
Рисунок 9.4
В цифровойэлектронике существует много ИМС, выполняющих функцию шифратора, например,К555ИВ1. Ниже показаны ее функциональное обозначение (рисунок 9.5) и таблицаистинности (таблица 9.3)
/>
Рисунок 9.5
Кодируемыйсигнал низкого уровня (логический 0) поступает на один из входов X0… Х7. Наостальных входах должны быть сигналы высокого уровня (таблица 9.3).
Микросхемаимеет управляющий (стробированый) вход V и два дополнительныхвыхода: Р – разрешение переноса и G – запретпереноса. Активными сигналами на этих выходах являются логические единицы.Сигналы на входе V разрешают работу ИМС в режиме кодирования (V=0)или запрещают работу (V=1). В случае запрета (V=1)на всех выходах устанавливаются напряжения высокого уровня независимо отсигналов на входах. Сигнал запрета переноса (Р=0) появляетсятогда, когда на всех информационных входах X0… Х7 будут сигналывысокого уровня (логические единицы). В этом случае появляется единица на выходеG.
Сигналы свыходов G и P используют для управления схемой,которая принимает сигналы с выходов шифратора.
Некоторыешифраторы основную функцию совмещают с возможностью введения приоритетовкодируемых сигналов. Микросхема К555ИВ1 (рисунок 9.5) обладает такойвозможностью. Функция приоритета реализуется следующим образом. В ИМСдопускается одновременное поступление активных сигналов (логических нулей) нанесколько входов. Приоритетом обладает активный сигнал на входе с меньшимномером, и выходной двоичный код будет соответствовать этому выбранномусигналу. Например, при комбинациях входных сигналов 11110111, 00000111,10100111, записанных в порядке принятом в таблице 9.3, результат будет один итот же: на выходе будет сформирован код 011, поскольку приоритетом обладаетнулевой сигнал на входе Х3.
Таблица9.3X7 X6 X5 X4 X3 X2 X1 X0 F2 F1 F0 G P 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1

/>/>/>/>/>/>9.1.2.1.2 Шифраторыдвоично-десятичного кода
Шифраторыдвоично-десятичного кода преобразуют входной десятичный (унитарный) код вдвоично-десятичный (BCD)-код (код 8421). С выхода такого шифратора параллельно снимаетсягруппа двоичных сигналов, из которых каждые четыре (тетрада) отображают вдвоичном коде десятичную цифру. Отличие четырехразрядного двоичного кода отчетырехразрядного BCD-кода заключается в диапазоне изменения комбинаций выходного кода: в первом случае выходнойкод изменяется от 0000 до 1111, а во втором – от 0000 до 1001.
В одном байте(восьми битах) можно упаковать (уложить) две десятичные цифры в BCD-коде. Такойформат представления десятичных чисел называется упакованным.
На рисунке9.6 приведено функциональное обозначение шифратора BCD-кода.
На входсистемы поступают двоичные цифры от 0 до 9, которые отображаются на выходеодной тетрадой двоичного кода, принимающей значения от 0000 В до 1001 В.
/>
Рисунок 9.6
/>/>/>/>/>/>9.1.2.1.3 Дешифраторыдвоичного кода
Дешифратором(декодером) двоичного кода называют КЦУ, преобразующее входной двоичный код вдесятичный (унитарный). Полный дешифратор с m входами имеет 2mвыходов. Каждой комбинации входных сигналов соответствует активное значениетолько одного определенного выходного сигнала. Ниже показана таблица истинности(таблица 9.4) и условное обозначение (рисунок 9.7) трехвходового полногодешифратора с единичными активными значениями выходных сигналов F0...F7.
/>
Рисунок9.7
Дешифраторреализует восемь различных логических функций:
/>
Таблица 9.4№ набора C B A F0 F1 F2 F3 F4 F5 F6 F7 1 1 1 1 2 1 1 3 1 1 1 4 1 1 5 1 1 1 6 1 1 1 7 1 1 1 1
Если входныепеременные рассматривать как двоичную запись чисел, то логическая единицаформируется на том выходе, номер которого соответствует десятичному эквивалентувходного двоичного числа.
Рассмотренныйдешифратор (таблица 9.4) является преобразователем двоичного кода в унитарный(десятичный).
Приведенныебулевы выражения функций F0...F7 можно реализовать на логическихэлементах в базисах И, ИЛИ, НЕ; И-НЕ или ИЛИ-НЕ, пользуясь методикой изложеннойранее.
Винтегральном исполнении выпускаются различные структуры дешифраторов, в которыхимеются 2, 3 или 4 входа. В одном корпусе может быть несколько дешифраторов.
Дляувеличения функциональных возможностей устройств часто предусматриваетсяиспользование нескольких дополнительных сигналов управления. В качестве примерана рисунке 9.8 дано изображение микросхемы К555ИД4, содержащей сдвоенныйдвухвходовый дешифратор с активными нулевыми выходными сигналами.
/>
Рисунок 9.8
Выходныесигналы обоих дешифраторов зависят от комбинации входных сигналов А,В. Синхронизация процесса формирования выходных сигналов F0...F3для каждого дешифратора задается комбинациями управляющих сигналов V.Работу верхнего дешифратора разрешает комбинация V1=0, V2=1,а работу нижнего- V3=0, V4=0. Введение такогоуправления расширяет возможности микросхемы при построении более сложныхустройств, например, дешифраторов с увеличенным числом входов и выходов.
На рисунке9.9 показан пример включения двух микросхем К555ИД4 для реализации дешифраторачетырехразрядного входного двоичного кода в выходной шестнадцатипозиционныйунитарный (десятичный) код. Работу этого дешифратора поясняют таблицы 9.4.1 и9.4.2.
/>
Рисунок 9.9
/>Таблица 9.4.1X3 X2 Рабочий дешифратор Нижний ИМС DD1 1 Верхний ИМС DD1 1 Нижний ИМС DD2 1 1 Верхний ИМС DD2