Полтавський Військовий ІнститутЗв’язку
Кафедрасхемотехніки радіоелектронних системОБЧИСЛЮВАЛЬНА ТЕХНІКА ТАМІКРОПРОЦЕСОРИ
напрямпідготовки 0924 «Телекомунікації»
Тригерина логічних елементах.
Полтава– 2006
Навчальна література
1. ТиртишніковО.І., Корж Ю.М. Обчислювальна техніка та мікропроцесори. Частина 2. Цифровіавтомати: Навчальний посібник. – Полтава: ПВІЗ, 2006, с. 34 – 46.
2. КалабековБ.А., Мамзелев И.А. Цифровые устройства и микропроцессорные системы. М.: Радиои связь, 1987.
ВСТУП
Логічні пристрої,що розглядались на попередніх заняттях, мали одну загальну властивість: їх станцілком визначався комбінацією вхідних сигналів у даний момент часу і не залежаввід попередніх значень цих сигналів. Такі логічні елементи не запам'ятовуютьінформацію і звуться комбінаційними.
Послідовнісні схеми, абоЦА зпам’яттю, реалізовують логічні функції, значення яких у даний моментчасу визначаються не тільки сукупністю значень вхідних змінних у цей же моментчасу, але й попереднім станом схеми (попередніми значеннями вхідних змінних). Про такісхеми говорять, що вони мають властивість пам'яті (передісторія функціонуваннявпливає на результат перетворення вхідних сигналів схемою).
На відміну від комбінаційних пристроїв,послідовнісні пристрої завжди мають у своєму складі зворотні зв'язки, по якихінформація про попередній стан із виходів пристрою, разом із зовнішнімикеруючими сигналами, надходить на його входи. Наявністю зворотних зв’язків іпояснюється наявність властивості пам’яті у послідовнісних пристроях.
Логічна функція, що встановлює залежністьстану, у який переходить послідовнісний пристрій із поточного стану під впливомзаданих сигналів управління, має назвуфункції переходів. Функціїпереходів, як і логічні функції комбінаційних пристроїв, задаються логічнимивиразами або у вигляді таблиць переходів.
Переходи автоматів з пам’яттю з одногостану до іншого починаються з деякого початкового стану, визначення якого єчастиною визначення умов функціонування ЦА в цілому. Наступний стан ЦА залежитьвід вихідного стану та вхідних сигналів. У результаті, поточний стан і сигналина виходах ЦА залежать від початкового стану та всіх попередніх вхіднихсигналів, тобто послідовність вхідних сигналів визначає послідовність станів тавихідних сигналів автомата. Цим пояснюється назва «послідовності схеми», якувикористовують для позначення ЦА.
Автомати з пам’яттю в канонічному поданнірозділяють на дві частини: пам'ять та комбінаційне коло. На входи комбінаційноїчастини подаються вхідні сигнали та сигнали стану ЦА. На її виході виробляютьсявихідні сигнали та сигнали переводу ЦА в наступний стан (тому комбінаційну частинуіноді розділяють за функціональним призначенням на два кола).
ЦА можуть класифікуватися за різнимиознаками. У схемотехніці використовуються переважно так звані автомати Мура,вихідні сигнали яких є функціями виключно попередніх станів ЦА. У автоматах Мілівихідні сигнали залежать як від попередніх станів, так і від вектора вхіднихзмінних.
Деякі послідовнісні функціональні вузливідносять до автономних автоматів. Вони не мають інформаційних входів і підвпливом тактових сигналів переходять у наступні стани за алгоритмом, щовизначається структурою автомата.
Переважна більшість сучасних ЦА з пам’яттює синхронними.
До послідовнісних цифрових вузліввідносять: тригери, регістри, лічильники, дільники частоти слідуванняімпульсів, схеми порівняння поточного і попередніх станів; перетворювачіпаралельної двійкової інформації у послідовну та навпаки, накопичувальнісуматори та ін.
У техніці зв'язкупослідовнісні схеми застосовуються дуже часто. Наприклад, лічильникизастосовуються в пристроях фазової корекції, вимірювальних приладах цифровоготипу, у перетворювачах циклів та інших вузлах засобів зв'язку. На основілічильників реалізовуються дільники частоти слідування імпульсів. Регістришироко використовуються в спеціальній апаратурі, з їхньою допомогою здійснюєтьсякодування дискретної інформації, виконуються допоміжні операції з тимчасовогозберігання та перетворення кодових слів у процесорах обчислювальної техніки.
1. Класифікаціятригерів.
Найпростішими з послідовнісних цифровихвузлів є тригери– логічні схеми, які можуть знаходитись уодному з двох стійких станів і стрибком переходити в інший стан під впливомзовнішніх сигналів(через це інколи тригер називаютьбістабільним елементом). Перехід у інший стан частіше за все залежить не тількивід поточних значень вхідних сигналів, але й від попереднього стану тригера.Інформація про попередній стан тригера, що надходить з його виходу разом звхідними сигналами, визначає його роботу. Саме через це тригери завжди єпристроями із зворотними зв’язками.
У цифровій техніцівикористовують тригери, побудовані на логічних елементах. Тригери, в своючергу, є основою для побудови складних функціональних цифрових вузлів різногопризначення – лічильників та розподілювачів імпульсів, дільників частотислідування імпульсів, регістрів, запам'ятовувальних пристроїв.
Інтегральнітригери класифікуються за способом отримання інформації, за принципом побудовита функціональними можливостями.
За способомотримання інформації розрізняють синхронні та асинхронні тригери. Асинхронні тригерисприймають інформаційні сигнали та реагують на них безпосередньо в момент їхпояви на інформаційних входах тригера. Синхронні тригери реагують наінформаційні сигнали за умов наявності дозволяючого сигналу на спеціальномукеруючому вході С, який називають входом синхронізації. Синхроннітригери у свою чергу поділяються на тригери із статичним та динамічнимуправлінням по синхровходу.
Тригери ізстатичним управлінням (керовані рівнем сигналу) сприймають інформаційні сигнали заумови надходження на синхровхід рівня логічної одиниці (прямий С-вхід)або нуля (інверсний С-вхід). Тригери із динамічним управлінням(керовані фронтом сигналу) сприймають інформаційні сигнали при зміні сигналу наС-вході з 0 на 1 (прямий динамічний С-вхід) або з 1 на 0(інверсний динамічний С-вхід).
За принципомпобудови синхронні тригери можна поділити на одноступеневі та двоступеневі. Одноступеневі тригеримають лише один ступінь запам’ятовування інформації, а у двоступеневих тригерахтаких ступенів два. Спочатку інформація записується у перший ступінь, потімпереноситься у другий і потрапляє на вихід тригера. Двоступеневі тригеритакож називають тригерами типу MS (від англійського Master – Slave,тобто «майстер – помічник»). Ця абревіатура відображає характер роботи тригера:вхідна ступень виробляє нове значення вихідної змінної Q, а вихіднаступень його копіює.
Зафункціональними можливостями (або за способом організації логічних зв’язків)розрізняють:
1. Тригерз окремим встановленням станів 0 та 1 (RS-тригер). R (від англійського RESET –скидання) – окремий вхід встановлення у стан 0. S (від англійського SET– встановлення) – окремий вхід встановлення тригера у стан 1.
2. Універсальнийтригер з інформаційними входами J та K (JK-тригер). Тут J – вхід для встановленняуніверсального тригера у стан 1. K – вхід для встановленняуніверсального тригера у стан 0.
3. Тригер,який отримує інформацію лише через один вхід D – тригер затримки або D-тригер(Dвід англійського DELAY – затримка). Тут вхід D – інформаційнийвхід для встановлення тригера у стан, який співпадає з логічним рівнем на цьомувході.
4. Тригеріз лічильним входом – Т-тригер або лічильний тригер. Тут вхід Т – лічильний вхід.
5. Комбінованітригери,у яких сполучені декілька типів тригерів. Наприклад, тригер типу RST– лічильний тригер, що також має входи встановлення та скидання.
З класифікаціїтригерів за їх функціональними можливостями стає зрозумілим, що назва тригераза цією ознакою цілком визначається типами його входів. Тригер будь-якого типумає два виходи: прямий Q та інверсний /> Стантригера визначається за прямим виходом.
Головнимипоказниками тригерів є їх швидкодія, чутливість, потужність, що споживаєтьсявід джерела живлення, захищеність від перешкод та функціональні можливості.Швидкодія визначається максимальною частотою перемикань станів тригера ідосягає сотень мегагерц. Чутливість тригера визначається найменшою напругою навході (пороговою напругою), при якій відбувається перемикання тригера.Захищеність тригера від перешкод визначається його спроможністю працювати заумов впливу на нього різноманітних перешкод. Функціональні можливостівизначаються кількістю та типом входів тригера.
Для повноговизначення тригера достатньо задати його структурну схему на підставі базовихлогічних елементів (частіше за все використовують елементи ТА-НІ, АБО-НІ) тазакон функціонування тригера у вигляді логічної функції або таблиці переходів.
В основі тригеріввсіх типів лежить основний (базовий) RS-тригер з прямими або інверснимивходами.
2. RS- тригер.
2.1. АсинхроннийRS — тригер з прямими входами.
Асинхронний RS — тригер з прямими входами має два інформаційні входи R та S, яківикористовуються для встановлення його відповідно у стан 0 та 1, а також двавиходи: прямий Q та інверсний />. Цейтригер побудований на двох логічних елементах ТА-НІ, які об’єднано у контур.Схема та графічне позначення тригера подані на рис. 1а, б відповідно.
/>
Рис. 1
У цій схемі вихідкожного елемента АБО-НІ підключено до одного із входів іншого елемента. Саметаке з’єднання й забезпечує два стійких стани тригера. У RS — тригерах зпрямими входами сигналами управління є тільки одиничні рівні сигналів. Взагалі,сигнали, які призводять до перемикання елементів, називають активними, а ті,які не призводять до такого перемикання – пасивними. Для елементів АБО-НІактивним сигналом є сигнал логічної 1.
Нехай ми маємо навходах тригера R=0 та S=0.Якщо початковий стан тригера Q=0,то з виходу Q логічний подається до одного із входів елементуВ; при цьому на обох входах елементу В діють логічні нулі і на виході елементу /> є сигнал 1. З виходуелементу В логічна 1 потрапляє на вхід елементу А, що забезпечує на його виходірівень логічного 0. Це один із стійких станів тригера. У стані 1 тригера Q=1,і відповідно />, при цьому на обох входахелементу А діють логічні рівні 0, що забезпечує Q=1.
Таким чином, укожному з двох стійких станів тригера елементи А і В знаходяться у протилежнихстанах. Перемикання тригера з одного стійкого стану до іншого відбувається принадходженні активних сигналів на входи. Якщо R=1, тобто, якщо тригерзнаходився у стані 0(Q=0), то цей стан не зміниться. Якщо ж тригерзнаходився у стані 1, то при надходженні сигналу R=1 він перейде достану 0. Аналогічно, якщо S=1, то Q=1.
Одночасненадходження активних сигналів 1 на обидва входи (S=R=1) є неприпустимим,через те, що при цьому на обох входах встановлюється стан 0, а після припиненнядії активних сигналів стан тригера лишатиметься невизначеним: через випадковічинники тригер може перейти до стану 1 або 0. Наведений вище алгоритмфункціонування тригера може бути наглядно поданий за допомогою таблиціпереходів (табл.1). Таблиця1
R
S
Qt
Qt+1
Режим роботи тригера
1
1
Qt Режим зберігання інформації
1
1
1
1
1 1 Встановлення 1
1
1
1 Встановлення 0
1
1
1
1
1
-
- -
Комбінація заборонена
У цій таблиці Qt– початковий стан тригера, Qt+1–наступний стан тригера, у який він перейде після надходження на його входикомбінації сигналів R та S.
Висновки:
1. ПриS=R=0 тригер залишається у попередньому стані (режим зберігання інформації)
2. ПриR=1; S=0 тригер переходить до стану 0 незалежно від попереднього стану.Аналогічно при R=0; S=1 тригер переходить до стану 1 незалежно від попередньогостану
3. Комбінаціявхідних сигналів S=R=1 є забороненою для RS-тригера з прямими входами.
2.2. АсинхроннийRS-тригер з інверсними входами.
Асинхронний RS-тригер зінверсними входами побудований на елементах ТА-НІ. При цьому активним логічнимрівнем на його входах є рівень логічного 0, а пасивним – рівень 1. Схема та графічнепозначення такого тригера подані відповідно на рис.2а, б. Можливі стани тригерапоказані у таблиці переходів (табл.2).Таблиця 2
S
R
Qt+1 - 1 1 1 1 1
Qt
Висновки:
1. ПриS=R=1 тригер залишається у попередньому стані.
2. ПриR=1; S=0 Qt+1=1 і аналогічно при R=0; S=1 Qt+1=0
3. КомбінаціяS=R=0 є забороненою.
/>
Рис.2
2.3. СинхроннийRS-тригер.
Синхронний RS-тригервідрізняється від асинхронного наявністю С-входу, на який надходятьсинхронізуючі (тактові) сигнали. Синхронний тригер складається з асинхронного RS-тригерата комбінаційного цифрового пристрою, як показано на рис.3а. Графічнепозначення такого тригера подані відповідно на рис. 3б.
За допомогою логічнихелементів ТА-НІ, які створюють вхідний комбінаційний пристрій, забезпечуєтьсяпередавання активних рівнів сигналів на інформаційних входах S та R синхронноготригера на інверсні входи внутрішнього асинхронного тригера лише за умовнаявності логічної 1 на синхровході С. При С=1 стан тригеравизначається сигналами на його входах аналогічно до розглянутого вищеасинхронного тригера. При С=0 тригер не реагує на рівні сигналів навходах S та R. Алгоритм функціонування тригера поданий у таблиціпереходів (табл.3).
Рядки, де С=0 утаблиці відсутні через те, що вони не несуть корисної інформації.
/>
Рис. 3Таблиця 3
S
R
C
Qt+1 1
Qt 1 1 1 1 1 1 1 1 -
Очевидно, щотаблиця переходів такого синхронного тригера практично співпадає з таблицеюпереходів асинхронного RS-тригера з прямими входами (якщо не брати доуваги стовпець С таблиці 3), хоча у схемі (Рис.3) застосованоасинхронний RS-тригер з інверсними входами. Справа у тому, що всередині схеми,наведеної на Рис.3, двічі відбувається інвертування тих самих сигналів (навиходах елементів ТА-НІ комбінаційного пристрою та на інверсних входахасинхронного тригера, що у відповідності до закону про подвійну інверсію/>=x означає відсутність інверсіївзагалі. Таким чином, у схемі на рис.3а можна виключити усі позначки внутрішніхоперацій інвертування і при цьому для отриманої схеми буде справедлива таж саматаблиця переходів.
Висновки:
1. Наявністьвходу синхронізації С розширює можливості тригерів. Тому практично усі тригери,які виробляє промисловість мають такий вхід. При цьому залишається можливістьпрацювати і у асинхронному режимі: для цього лише потрібно подати на вхід Срівень логічної 1.
2. Головнимнедоліком RS-тригерів є наявність заборонених комбінацій сигналів.
3. JK-тригери
УніверсальнийJK-тригер функціонує майже так само, як і звичайний RS-тригер. При цьомувхід J виконує роль входу S, а вхід K — входу R.Таким чином активний сигнал (рівень логічної 1), поданий на вхід J,переводить тригер у стан 1, а поданий на вхід К – у стан 0. Різницяполягає лише у тому, що при J=K=1 тригер змінює свій стан напротилежний. JK-тригер не має заборонених комбінацій вхідних сигналів,наявність яких була головною вадою RS-тригерів.
Найпростіший JK-тригеру базисі ТА-НІ можна побудувати на тому ж наборі елементів, що й розглянутийвище синхронний RS-тригер. Схема такого тригера подана на рис. 4. Алгоритмйого функціонування поданий у таблиці переходів 4.
Таблиця 4
J
K
Qt+1
Qt 1 1 1 1 1
/>t
Нехай тригерзнаходиться у стані 0 (Q=0, />=1),а на його входах діють сигнали J=K=0. При цьому на виходах обохелементів ТА-НІ – рівні логічної 1. У відповідності до рядка 4 з таблиці 2,така комбінація вхідних сигналів (R=S=1) у асинхронному RS-тригеріз інверсними входами забезпечує режим зберігання інформації (стан тригералишається незмінним). Якщо ж подати на входи тригера сигнали J=K=1, товихідний сигнал елементу В не зміниться, а на виході елементу А з’явитьсясигнал логічного 0. При такій комбінації вхідних сигналів (R=1 S=0)асинхронний RS-тригер з інверсними входами переходить до стану 1 (рядок2 таблиці 2). Аналогічні міркування можна провести стосовно одиничногопочаткового стану тригера. Таким чином, JK-тригер при надходженні найого входи сигналів J=K=1 дійсно переходить до протилежного стану.
Треба зазначити,що на практиці застосовуються значно складніші схеми JK-тригерів ніж та,яку ми щойно розглянули.
По-перше, реальніJK-тригери завжди мають вхід синхронізації для розширення їхфункціональних можливостей.
По-друге,синхронні JK-тригери завжди мають двохступеневе запам’ятовуванняінформації. У цьому випадку вони мають у своєму складі два RS-тригери,один з яких називають керованим, а другий – керуючим. Часто такі тригериназивають MS-тригерами (від ангел. Master-Slave). Така побудовасинхронних тригерів (не тільки JK, але й будь-яких типів) дозволяєусунути можливість встановлення тригера у невизначений стан через перехідніпроцеси при перемиканні або при короткочасних змінах вхідних сигналів. Графічнепозначення двохступеневого синхронного JK-тригера наведено на рис.5./>
/>
/>
Рис. 4 Рис.5
4.D і T тригери
4.1.Тригер з лічильним входом (Т-тригер).
Як булорозглянуто раніше, при надходженні на обидва інформаційні входи JK-тригерарівней логічної 1 (J=K=1), він переходить до протилежного стану. З цієїточки зору найбільш доцільним способом перетворення JK-тригера на Т-тригерє просте об’єднання його J і K-входів для отримання лічильного Т-входу,як це зображено на рис.6а.
На практицічастіше за все використовують схему Т-тригера, у якій у якості Т-входувикористовують вхід С синхронного -тригера, а на J,K входи подаютьрівень логічної 1, як це зображено на рис.6б. Алгоритм функціонування Т-тригера(однаковий для схем на рис.7а та 6б подано у вигляді таблиці переходів(табл.5). Умовне графічне зображення тригера показано на рис.6в./>
Таблиця 5 T
Qt+1
Qt 1
/>t
/>
Рис. 6
4.2.Тригерзатримки (D-тригер)
D-тригер має одинінформаційний вхід (D — вхід) і вхід синхронізації С. Цей тригерзавжди побудовано як синхронний та двохступеневий. Головне призначення D-тригера– затримка сигналу, який подано на вхід D. D-тригер може бути отриманийз JK-тригера після об’єднання входу K з входом J через інвертортак, як це зображено на рис.7а. />Отриманий таким чином вхідназивають D-входом. Функціонування D-тригера відображено у таблиціпереходів табл.6, у якій виключені рядки для С=0. При С=0 тригерможе необмежений час зберігати раніше встановлений стан. При С=1, інформація,що надходить на вхід D, потрапляє до тригера, але на виході його воназ’явиться з затримкою на один такт. Графічне позначення D-тригеразображено на рис.7б.
/>
Рис.8
В И С Н О В К И
Найпростішимиелементами з пам’яттю є тригери – логічні елементи, яки можуть знаходитись уодному з двох стійких станів і переходити до іншого стану під впливом зовнішніхсигналів (через це тригер інколи називають бістабільним елементом). Перехід уінший стан частіше за все залежить не тільки від поточних значень вхіднихсигналів, але й від попереднього стану тригера.
Зафункціональними можливостями розрізняють:
6. Тригер зокремим встановленням станів 0 та 1 (RS-тригер). R(від англійського RESET) – окремийвхід 0. S(від англійського SET) – окремий вхід встановлення тригера у стан 1.
7. Універсальнийтригер з інформаційними входами J та K(JK-тригер). Тут J- вхід для встановленняуніверсального тригера у стан 1. K — вхід для встановлення універсального тригерау стан 0.
8. Тригер,який отримує інформацію лише через один вхід D (тригер затримки або D – тригер,від англійського DELAY – затримка). Тут вхід D – це інформаційний вхід длявстановлення тригера у стан, який відповідає логічному рівню на цьому вході.
9. Тригер ізлічильним входом (Т-тригер). Тут вхід Т – це лічильний вхід.
Тригери на логічнихелементах, є основою побудови складних функціональних пристроїв.
У апаратурівійськового зв’язку та АСУ тригери застосовують для:
- побудовилічильників імпульсів;
- діленнячастот надходження імпульсів;
- побудовирегістрів;
- побудовирозподілювачів імпульсів;
- побудовизапам'ятовуючих пристроїв.