Зміст
Вступ
1.Розробка схеми пристрою
1.1Опис схеми
1.2Вибір елементів схеми
2.Розробка програми
2.1Загальні відомості про мову асемблера
2.2Розробка програми на асемблері
Висновки
Література
Вступ
Для короткочасногозбереження невеликих об’ємів кодових слів звичайно використовують регістри. Занеобхідності тривалого збереження або збереження великих об’ємів інформаціїзастосовують запам’ятовувальні пристрої (ЗП), виконані на спеціалізованих IC.Застосування ЗП, що використовують IC, дає змогу максимально спростити апаратнучастину електронних пристроїв.
За виконуванимифункціями ЗП можна класифікувати так: оперативні запам’ятовувальні пристрої(ОЗП) і постійні запам’ятовувальні пристрої (ПЗП).
До оперативних належатьЗП, що використовують для збереження інформації, одержуваної в процесі роботипристрою, і забезпечують порівняння часу їх зчитування та запису.
Для реалізаціїоперативної памяті застосовують мікросхеми статичних і динамічних ОЗП: перші –для ОЗП порівняно невеликої ємності, другі – для ОЗП ємністю більше ніж 10Кбайт, оскільки вони вбільшому ступені задовольняють вимоги щодо габаритів,енергоспоживання і вартості запам’ятовувальних пристроїв.
У статичних ОЗПзаписана інформація постійно зберігається у виділеному для неї місці і неруйнується при її зчитуванні. Руйнування інформації можливе тільки у разі їїпримусового стирання або вимкнення напруги джерела живлення.
У динамічних ОЗПінформація постійно циркулює в масиві, відведеному для її збереження. При цьомузчитування інформації супроводжується її руйнуванням. Для збереження інформаціїїї потрібно перезаписати заново.
Мікросхеми статичнихОЗП простіші в застосуванні, тому в багатьох випадках їм віддають перевагу.
Мікросхеми памяті дляпобудови ОЗП мікро-ЕОМ або мікропроцесорного контролера вибирають виходячи зтаких даних: необхідна інформаційна ємність і організація пам’яті, швидкодія(час циклу звертання для запису або зчитування), тип магістралі (інтерфейсу),характеристики ліній магістралі (навантажувальна здатність за струмом іємністю, вимоги до пристроїв введення-виведення вузлів, що підключаються,тощо), вимоги до енергоспоживання, потреба у забезпеченні електричноїнезалежності, умови експлуатації, конструктивні вимоги.
Блок ОЗП у загальномувипадку включає модуль ОЗП, складений з мікросхеми пам’яті, контролер ОЗП(пристірій керування), буферні або магістральні регістри,приймально-передавальні пристрої, шинні формівники, що забезпечують з’єднанняза навантаженням модуля ОЗП із шинами адреси і даних.
Значний вплив на схемуі характеристики контролера і пристроїв з’єднання справляє тип інтерфейсу впевній мікропроцесорній системі.
Фізичний інтерфейс єуніфікованою магістраллю з функціонально об’єднаними лініями, по яких передаютькоди адреси (шина адреси — ША), дані (шина даних — ШД), сигнали керування (шинакерування — ШК), а також електроживлення. Прикладом можуть бути інтерфейситаких типів: ІК1 (для пристроїв на мікропроцесорі К580ВМ80), 141 (для пристроївна основі 16-розрядного мікропроцесора К1810ВМ86, зокрема для мікро-ЕОМ сімїСМ1810), МПІ (для сімї 16-розрядних мікро-ЕОМ «Електроніка-60», «ЕлектронікаНЦ-80» і ДВК, «Електроніка 35»).
У мікросхемах пам’ятідинамічного типу функції елемента пам’яті (ЕП) виконує електричний конденсатор,утворений всередині MОН-структури. Інформація надходить у вигляді заряду:наявність заряду на конденсаторі відповідає логічному «0», відсутність– логічній «1». Оскільки час збереження конденсатором зарядуобмежений, передбачають періодичне відновлення (регенерацію) записаноїінформації. У цьому полягає одна з відмінних рис динамічних ОЗП. Крім того, дляних потрібна синзронізація, що забезпечує необхідну послідовність вмикань івимикань функціональних вузлів.
Для виготовленнямікросхем динамічних ОЗП в основному застосовують n-MОН-технологію, що даєзмогу підвищувати швидкодію і рівень інтеграції мікросхем, забезпечувати маліструми витоку і за цей рахунок збільшувати час збереження заряду назапам’ятовувальному конденсаторі.
Динамічні ОЗП маютьтакі переваги:
а) велика щільність.Динамічний запам’ятовуючий елемент (ЗЕ) можна реалізувати на трьох чи, навіть,на одному МОН-транзисторі. В зв’язку з цим на подкладці розміщується більшакількість ЗЕ, таким чином, зменшується кількість ВІС в модулі пам’яті;
б) менше споживанняенергії і потужності. Динамічний ЗЕ не споживає струм, за виключенням тихвідносно коротких відрізків часу, коли він працює;
в) економічність.Вартість динамічних ОЗП менша, ніж статичних. Це зумовлено тим, що динамічніОЗП потребують більш складної схеми управління, вони використовуються тількипри організації більших об’ємів пам’яті. При малих об’ємах пам’яті застосуванняїх невигідне. ВІС динамічної ОЗП організована в матрицю рядків і стовпців ЗЕ.Найпростіший елемент складається з одного транзистора і однієї ємності.Зберігання одиниці чи нуля визначається наявністю чи відсутністю заряду наємності ;
г) відсутнє джереложивлення запамятовуючих комірок.
Мета цього курсовогопроекту навчитися складати модулі пам'яті, та підключати їх до мікропроцесоравідповідно до типу. Та скласти программу на мовіпрограмування assembler.
1. Розробка схемипристрою
1.1Опис схеми
У мікросхемах пам’ятідинамічного типу функції ЕП виконує електричний конденсатор, утворенийусередині МДН-структури. Інформація надходить у вигляді заряду: наявністьзаряду на конденсатор відповідає логічному ‘0’, відсутність – логічній ‘1’.Оскільки час збереження конденсатором заряду обмежений, передбачають періодичневідновлення (регенерацію) записаної інформації. У цьому полягає одна звідмінних рис динамічних ОЗП. Крім того, для них потрібна синхронізація, щозабезпечує необхідну послідовність вмикань і вимикань функціональних вузлів.
В моєму курсовомупроекті мені треба використовувати мікросхему К565РУ5Б. Модуль пам’яті DD1…DD8побудований на мікросхемах К565РУ5Б шляхом з’єднання їх одноіменних виводів,крім інформаційних. Сигнали RAS i CAS формує контролер ОЗП CLM,сигнал MWTC із шини керування подається на вхід W/R.
З’єднання з шиною данихреалізується за допомогоюшинного формувача DD9 (К580ВА86),котрий керується сигналом MRDC контролером ОЗПCLM.
Мультиплексор DD10…DD12забезпечує послідовне за часом введення адресного коду рядків Ах (А6-А11)у модуль ОЗП. Адресні сигнали надходять на входи К1, К2 і К5, К6мультиплексорних систем і комутуються на виходи під керуванням сигналу на входіА(Ау-Ах) за наявності на іншому керуючому вході В(RЕF) рівня ‘0’. Умовикомутації адресних сигналів такі: при Ау/Ах = 0 до виходів підключаються каналиК1, К5 і отже, на адресні входи ОЗП надходять адреси рядків Ах, при Ау/Ах = 1до виходів підключаються канали К2, К6 і до ОЗП спрямовується код адресистовпців Ау.
Сигнали керування (RЕF– ознака режиму регенерації і Ау/Ах – сигнал мультиплексування каналів)виробляє контролер.
У режимі регенераціїRЕF = 1 і мультиплексор комутує на виходи при зміні Ау/Ах канали К3, К4 і К7,К8. Проте через те, що зазначені канали попарно з’єднані, то на результаткомутації сигнал Ау/Ах не впливає: за будь-яких його значень на виходимультиплексора надходять адреси регенерації АR, що виробляються лічильникомконтролера. Ці сигнали адресують тільки рядки, сигналів адреси стовпців у цьомурежимі на адресних входах немає.
Контролер динамічногоОЗП має вузол формування сигналів керування модулем ОЗП та мультиплексоромадреси і вузол формування 8-розрядного адресного коду регенерації АR0– АR5.
У кінці циклу звертаннядо ОЗП контролер формує сигнал регенерації RЕF= 1. За відсутності звертання доОЗП (МRDС = 1, МWТС = 1) або за наявності сигналу заборони ІNHI = 0 блок ОЗПпрацює тільки в режимі регенерації. З кожним тактом Ф2 контролер формує сигналиRAS, RЕF і код адреси чергового рядка і ініціює роботу модуля пам’яті за цикломрегенерації. Процес регенерації припиняється при звертанні мікропроцесора доОЗП, і контролер обробляє вимогу мікропроцесора. У кінці циклу звертанняконтролер переводить блок ОЗП у режим регенерації, продовжуючи цей процес задреси, на якій він був перерваний. Тактові сигналивиробляє генератор тактових імпульсів DD16(КР580ГФ24). Всхемі використовується мікропроцесор DD15(КР580ВМ80А).
1.2 Вибір елементівсхеми
В якості ЦП використовуєтьсяКР580ВМ80А
Умовне позначеннямікросхеми наведено на рис. 1.2
/>
Рисунок 1.1 – Умовнепозначення КР580ВМ80А
Призначення виводівнаступне:
A0-А15- адресні шини мікросхеми;
GND-спільний;
Uio-напруга зміщення джерела — 5В;
C1,C2-вихід, тактові сигнали;
Ucc1-напругаживлення +5В;
Ucc2-напругаживлення +12В;
D0 – D7– шини даних;
SR(установка) — переведення процесора у вихідний стан. Виконання програмипочинається з нульової адреси;
SYNC- сигнал синхронізації, що визначає початок кожного машинного циклу команди;
C1,C2 — входи двох послідовностейсинхросигналів, що не перекриваються.
WAIT(чекання) — сигнал, який чекає процесор, коли зовнішній пристрій або пам'ятьбудуть готовий до обміну;
RDY(готовність) — вхідний сигнал, вказуючий, що зовнішній пристрій готовий дообміну. Разом з сигналом WAITдозволяє синхронізувати обмін з пристроями низької швидкодії або організуватипокроковий, командний режим роботи (при відладці) і останов за необхідноюадресою;
WR- вихід сигналу низького активного рівня, вказуючого, що мікропроцесор видавдані на шину D7...D0.Використовується для управління записом інформації в пам'ять або в зовнішнійпристрій;
DBIN- сигнал дозволу прийому інформації на шину даних D7...D0з пам'яті або зовнішніх пристроїв;
INT- вхідний сигнал запиту переривання роботи процесора, що поступає від зовнішніхпристроїв;
INTE- вихідний сигнал дозволу переривання високого рівня, вказуючий, що процесорготовий до обміну (може прийняти запит переривання). Після переходу дообслуговування переривання на виході встановлюється сигнал низького рівня ізапити переривання не сприймаються;
HLD- вхідний сигнал запиту на захват шин D7...D0,А15… А0 з боку зовнішніх пристроїв. Процесор переходить в стан«ЗАХВАТ», і системна шина може використовуватися зовнішнімипристроями;
HLDA- вихідний сигнал підтвердження захвату шин. Є ознакою допуску зовнішньогопристрою до шин даних і адреси системи.
Процесор містив 4500транзисторів за технологією 6 мкм n-МДП (дані для i8080, але для КР580ВМ80Аймовірно мають бути аналогічними).Штатна тактова частота для процесораКР580ВМ80А — до 2,5 МГц (теоретично дозволяв працювати на вищій частоті). Кожнакоманда виконується за 1..5 машинних циклів, кожен з яких складається з 3..5тактів. Таким чином середня продуктивність оцінюється на рівні 200..300 тис.оп/c на частоті 2 МГц.
Мікропроцесор мавроздільні 16-розрядну шину адреси і 8-розрядну шину даних. 16-розрядна шинаадреси забезпечує пряму адресацію зовнішньої пам'яті об'ємом до 64 Кбайт і 256пристроїв введення/виводу.
Для зберігання тих, що берутьучасть в операціях даних передбачено 7-8-розрядних регістрів. Регістр А, званийакумулятором, призначений для обміну інформацією із зовнішніми пристроями, привиконанні арифметичних, логічних операцій він служить джерелом операнда, внього поміщається результат виконаної операції. Шість інших регістрів,позначених B, C, D, E, H, L, утворюють так званий блок регістрів загальногопризначення (ЗП). Ці регістри можуть використовуватися як одиночні 8-розряднірегістри. У випадках, коли виникає необхідність зберігати16-розрядні двійкові числа, вони об'єднуються в пари BC, DE, HL.
Покажчик стека служитьдля адресації особливого вигляду пам'яті, званого стеком в якому зберігаютьсяадреси повернення до перерваних підпрограм.
/>
Рисунок 1.2 — Структурна схема КР580ВМ80А
Лічильник команд(адреси) вказує адресу, де знаходитися в пам'яті черговий байт команди.
У 8-розрядному АЛПпередбачена можливість виконання чотирьох арифметичних операцій, чотирьох видівлогічних, а також чотирьох видів циклічного зсуву. При виконанні цих операційодним з операндів служить вміст акумулятора і результат операції поміщається вакумулятор. Циклічне зрушення виконується лише над вмістом акумулятора. Передбаченаможливість виконання арифметичних операцій над десятковими числами.
Регістр команд. У ньогопоступає перший байт команди що містить код операції.
Буфери даних і буфериадреси забезпечують зв'язок центрального процесора із зовнішніми шинами даних іадреси. Використання буферів з трьома станами дозволяє процесору відключатисявід зовнішніх шин, надаючи їх в розпорядження зовнішніх пристроїв, а такождозволяє використовувати одну і ту ж шину як для прийому даних так і дляпередачі.
Мікросхема КР580ГФ24(рисунок 1.3) – генератор тактових імпульсів (ГТІ) сигналів фаз С1, С2,призначений для синхронізації роботи МП КР580ВМ80А.
/>
Рисунок 1.3 – Умовнепозначення ГТІ
Генератор формує: двіфази С1, С2 з позитивними імпульсами, зсунутими в часі, амплітудою 12 В ічастотою 0,5-3,0 МГц; тактові сигнали опорної частоти амплітудою напруги рівняТТЛ; стробуючий сигнал стану STB тривалістю не менше (Топ/9-15 нс),де Топ – період тактових сигналів опорної частоти; тактові сигналиС, синхронні з фазою С2, амплітудою напруги рівня ТТЛ.
Генератор синхронізуєсигнали RDYIN і RESINз фазою С2.
ГТІ складається згенератора опорної частоти, лічильника-дільника на 9, формувача фаз С1, С2 ілогічних схем. Для стабілізації тактових сигналів опорної частоти до входівХТАL1, ХТАL2 генератора підключають резонатор, частоти якого повинна бути в 9раз більше частоти вихідних сигналів С1, С2.
Призначення виводівГТІ:
SR– установка в початковий стан МП і системи;
RЕSІN– установка 0;
RDYIN – сигнал «готовність»;
RDY – сигнал «готовність»(вихід);
SYN– сигнал синхронізації;
С – тактовий сигнал,синхронізуючий з фазою С2;
SТВ– стробуючий сигнал стану;
GND — загальний;
UCC2 — напруга живлення +12 В;
С2 – тактові сигнали –фаза С2;
С1 — тактові сигнали –фаза С1;
OSC – тактові сигналиопорної частоти;
TANK – вивід для підключенняколивального контура;
ХТАL1, ХТАL2 – виводидля підключення резонатора;
UCC1 –напруга джерела + 5 В.
Мікросхема К155КП2являє собою здвоєний селектор-мультиплексор 4-1 зі спільними входами вибіркиданих і роздільними входами стробування.
Призначення виводівК155КП2:
A,B– вхід вибірки розряду;
K1,K2,K3,K4,K5,K6,K7,K8– адресні входи;
A0,A1-адресні виходи;
/>
Рисунок 1.4 – Умовнепозначення К155КП2
МікросхемаКР580ВА86 цедвонаправлений 8-розрядний шинний формувач, призначений для обміну даними міжмікропроцесором і системою шин. Мікросхема складається з восьми однаковихфункціональних блоків і схеми управління. За допомогою блоку управліннявиконується дозвіл передачі (управління 3-м станом виходу) і вибір напрямкупередачі.
Призначення виводів КР580ВА86:
A0-A7 – інформаційна шина;
B0-B7 – інформаційна шина;
CE– вибір кристалу;
OE — вибірнапрямку передачі;
U-напруга живлення +5В;
GND — загальний;
/>
Рисунок 1.5 – Умовнепозначення КР580ВА86
Мікросхема К565РУ5Б — елемент пам’яті організований в матрицю рядків і стовпців. DIi DO– інформаційні входи і виходи, W/R– вхід керування читанням/записом, А7-А0– адресні входи, RAS – вхід вибірки рядка, CAS – вхід вибірки стовця.
Спочатку наадресні входи подаються молодші сім розрядів повної адреси, якізапам’ятовуються в внутрішньому адресному регістрі по сигналу RAS, потім на ці лінії подаються старші сім розрядів адреси, які запам’ятовуютьсяпо сигналу CAS. Сигнал WEвиконує функцію читання/запису.
Призначення виводівмікросхеми КР565РУ5:
А0-А11 — адреснівходи;
CАS- строб адреси рядків;
RAS- строб адреси стовпців;
WR/RD- сигнал запису/зчитування;
D0,DІ- інформаційні входи;
/>
Рисунок 1.6- Умовне позначення КР565РУ6
Контролердинамічного ОЗП має вузол формування сигналів керування модулем ОЗП тамультиплексором адреси, і вузол формування 8-розрядного адресного кодурегенерації Ar0 – Ar5
/>
Рисунок 1.7 –Контролер динамічного ОЗП CLM
Контролер динамічногоОЗП має вузол DD1-DD5формування сигналів керування модулем ОЗП та мультиплексором адреси і вузол DD6,DD7 формування8-розрядного адресного коду регенерації Ar0– Ar7. Вихідні сигналигенераторної мікросхеми КР580ГФ24 формують OSC з частотою 18МГц і Ф2 з періодом0,5 мкс. Вихідними для контролера є також сигнали MWTC, MRDC, INH1, щонадходять із шини керування.
Сигналикерування мультиплексором формують регістр DD1 і схему керування режимомзвертання до модуля ОЗП на елементах DD2, DD3.У разі звертання до ОЗП на виході DD3.1 з'являється1, що по попередньому фронту Ф2записуеться в DD2.1і з’являєтьсяна виході цього тригера. Другий тригер DD2.2зберігає свій стан «0» маючи на iнверсному виходi «1». Томувихід DD3.4 переходить устан «0» і забезпечує REF= 0, за якого мультиплексор комутує на адресні входиОЗП адреси рядків Аx і стовпців Ау. Введення цих адрес у мікросхемуздійснюють сигнали RAS і CAS,які формують регістр DD1і додаткові логічні елементи DD4.1,DD5.1 так, щоб була виконанавимога зсуву в часі сигналу CAS відносно RAS. Одночасно із зазначенимисигналами в режимі звертання формуються сигнали СЕ = 1 і OE = О (при MRTC = 0),що забезпечують обмін модуля ОЗП із шиною через шинний формувач для запису вОЗП (СЕ = 1, ОЕ = 1 і вихід вимкнений) і зчитування з ОЗП (СЕ = 1, ОЕ = 0)інформації. У кінці циклу звертання до ОЗП контролер формує сигнал регенераціїREF = 1, що через мультиплексор комутує виходи лічильника DD6, DD7 на адреснівходи ОЗП й у такий спосіб забезпечує регенерацію інформації в ЕП рядка кожноїмікросхеми пам'яті. Після закінчення сигналу REF лічильник адреси регенераціїпереходить у наступний стан і формує на своїх виходах адресу чергового рядка.
2. Розробкапрограми
2.1 Мовапрограмування Асемблер
Система командМП складає 78 базових команд, які можуть бути розділені на п’ять груп: командипередачі даних(використовуються для передачі даних з регістра в регістр, зпам’яті в регістр з регістра в пам’ять); арифметичні команди(використовуютьсядля додавання, віднімання, інкремента або декремента складового регістрів абокомірки пам’яті); логічні команди І, АБО, виключаюче АБО, порівняння, зсуви;команди переходів (використовуються для умовних і безумовних переходів, викликупідпрограм і повернення до них), команди керування, вводу/виводу і роботи зістеком (використовуються для керування перериванням, регістром ознак, вводу івиводу інформації).
В мікропроцесоріКР580ВМ80А прийнятий формат інформаційного слова, представляючого собою8-розрядне двійкове слово (байт). Формат інформаційного слова (даних):
/>
де D7– старший розряд слова, D0– молодший розряд слова. Від’ємні числа зберігаються в пам’яті в додатковомукоді.
Операнди команд можутьзберігатись в програмно доступних регістрах МП або пам’яті. Для указанняоперанда в регістрі використовується регістрова і регістрова неявна адресація,для указання операнда в пам’яті – безпосередня, пряма, непряма регістрова істекова адресація
Формат команди залежитьвід типа операції і може бути одно-, дво- або трьохбайтовим. Байти двох- ітрьохбайтових команд ровинні зберігатись в комірках пам’яті, слідуючи одна заодною. Адреса першого байта – адреса кода операції (КОП). Формат команд МПзображено на рисунку 2.1.
/>
Рисунок 2.1 – Форматкоманд МП.
2.2 Розробка програмина асемблері
Скласти програмудодавання чотирибайтових чиселбез знаку.
Нехай потрібно скластидва чотирибайтових числа, кожне з якихзаймає в ОП чотири коміркиз послідовно наростаючими адресами; адреси молодших байтів першого і другогочисел зберігаються відповідно в парах регістрів BCі HL. Результат додавання необхіднопомістити в пам’ять на місце другого доданку. Байтидодаються, результат додавання розташовують в пам’ять на місце молодшого байту другогододанку; створений в процесі додавання перенос зі старшого розрядузапам’ятовується в тригері Тс регістрі ознак. Потім в парах регістрів ВСі HL формується адреса других байтівдоданків, котрі потім зчитуються вмікропроцесор і додаються разом з переносомкотрий з’явився в результатідодавання перших байтів,який зберігається в тригері Tc, і так далі.
/>
ANAA; Блок1: Установка Tc 0
MVID,4;Блок2: Підготовка лічільника
LDAXB; Блок 3:Завантаження вміст BC в акумулятор
CYCLE:ADC M; Блок 4:Додавання A, HL, Tc
MOVM, A;Блок 5:Завантаження вмісту A в M
DCRD; Блок 6:Декрементація вмісту D
JZK1; Блок 7:Якщо вміст D = 0, здійснити перехід
INXB; Блок 8:Інкрементація регистрової пари BC
INXH; Блок 9:Інкрементація регистрової пари HL
JMPCYCLE; Безумовний перехід
K1:; Продовженняпрограми
2.3 Програма вмашинних кодахАдреса Програма в машинному коді, H Мнекмокод 0800 A6 ANA A 0801 16 04 MVI D, 4 0803 0A LDAX B 0804 8E ADC M 0805 77 MOV M, A 0806 15 DCR D 0807 CA 1508 JZ K1 0810 03 INX B 0811 23 INX H 0812 C3 0408 JMP CYCLE
Висновки
Вході даного курсового проекту була розроблена схема підключення блокудинамічного ОЗП ємністю 4 Кбайт для 8-розрядних МПК до мультиплексора кодуадреси.
Такожу проекті була розроблена програма додавання чотирибайтових чисел без знаку.
Вході виконання курсового проекту були закріпленні знання, отримані при вивченніпредмету «Мікропроцесорні системи».
Література
1.Бойко В.І., Гуржій А.М. Схемотехніка електронних систем. У 3-х кн. Кн.2Мікропроцесори та мікроконтролери., 2004. – 424с.
2.Преснухин Л.Н. Архитектура и проектирование микро-ЭВМ. Организациявычислительных процессов. В 3 кн. – кн.1 – М.: высшая школа, 1988. – 495с.
3.Шахнов В.А. Микропроцессоры и микропроцессорные комплекты интегральныхмикросхем: Справочник в 2 т. – Т1. – М.: Радио и связь, 1988. – 368с.
4.Шахнов В.А. Микропроцессоры и микропроцессорные комплекты интегральныхмикросхем: Справочник в 2 т.- Т2 – М.: Радио и связь, 1988. – 368с.
5.ЯкубовскийС.В., Ниссельсон Л.И. Цифровые и аналоговые интегральные микросхемы:Справочник. – М.: Радио и связь, 1990. – 496 с.