Полтавський Військовий Інститут Зв’язку
Кафедрасхемотехніки радіоелектронних системОБЧИСЛЮВАЛЬНА ТЕХНІКА ТАМІКРОПРОЦЕСОРИ
напрямпідготовки 0924 «Телекомунікації»
Багаторозрядні комбінаційні суматори та АЛП.
Полтава– 2006
Навчальналітература.
1. ТиртишніковО.І., Корж Ю.М. Обчислювальна техніка та мікропроцесори. Частина 2. Цифровіавтомати: Навчальний посібник. – Полтава: ПВІЗ, 2006, с. 80 — 85.
2.Опадчий Ю.Ф., Глудкин О.П.,Гуров А.И. Аналоговая и цифровая электроника (Полный курс). – М.: Горячая линия– Телеком, 2002, с. 608 – 626.
1.Багаторозрядні комбінаційні суматори
Принцип додаваннябагаторозрядних двійкових чисел полягає у тому, що у кожному з розрядіввиконуються однотипні дії: визначається цифра суми шляхом додавання по модулю 2цифр доданків і переносу з попереднього розряду і формується перенос, якийнадходить до наступного розряду. Ці дії реалізуються двійковим однорозряднимсуматором. Така однотипність дій при додаванні різних розрядів багаторозряднихдоданків дозволяє реалізувати багаторозрядні суматори як у послідовному вигляді– за рахунок послідовного виконання додавання розрядів за допомогою одногооднорозрядного суматора, так і у паралельному – за допомогою схеми, що вміщуєкілька однотипних фрагментів (за числом розрядів доданків), кожен з яких маєсвій однорозрядний суматор.
Паралельнийкомбінаційний суматор.
Паралельний багаторозряднийсуматор складається з такої кількості однорозрядних суматорів, яка дорівнюєкількості розрядів чисел, які додаються.
Усі розряди доданків повинніодночасно надходити до пристрою додавання. Сигнал переносу передається відрозряду до розряду послідовно, утворюючи на виході значення старшого розрядусуми. Схема паралельного дворозрядного комбінаційного суматора з послідовнимпереносом показана на рис. 1.
/>
Рис. 1. Дворозрядний комбінаційний паралельний суматор з послідовнимпереносом.
Недоліком суматору зпослідовним переносом є те, що отримання результату у старшому розряді суматораможливе тільки після завершення розповсюдження переносу по усіх розрядах, щознижує швидкодію пристрою. Тому інколи у схемах паралельних суматоріворганізують паралельний перенос. Для цього у кожному однорозрядному двійковомусуматорі додатково формується сигнал розповсюдження переносу. Ідея прискоренняпереносу полягає у тому, що при Аi = Bi =1у i-мурозряді буде мати місце перенос до наступного розряду, незалежно від наявностіпереносу із попереднього розряду. Таким чином у цьому випадку можна передаватисигнал переносу для обчислення старших розрядів, не чекаючи закінченняформування переносу із молодших розрядів. Для реалізації прискореного переносусхему паралельного суматора треба дещо ускладнити додатковими логічнимиелементами.
Послідовнийбагаторозрядний суматор.
Послідовний багаторозряднийсуматор складається з одного однорозрядного суматора та елемента затримки –наприклад, D-тригера, що здійснює затримку сигналу переносу на одинробочий такт – до надходження до входів суматору наступних старших розрядівдоданків. Схема такого суматора показана на рис. 2.
Регістри зсуву в схеміпризначені для передавання до входів суматора розрядів доданків у послідовномукоді, починаючи з молодшого розряду, та приймання обчислених суматором розрядівсуми.
/>
Рис.2. Послідовний багаторозрядний комбінаційний суматор.
З першим тактовимсинхроімпульсом на входи суматору надходять із регістрів 1 і 2 цифри молодшогорозряду доданків Аi і Bi, а до входу переносу подається із D-тригералогічний 0. Додаючи подані до входу цифри, однорозрядний суматор формуємолодший розряд суми, який надходить до входу регістру зсуву 3 і перенос, якийнадходить до D-тригера. Другий тактовий імпульс реалізує в усіхрегістрах зсув чисел, що зберігаються, на один розряд праворуч; при цьому навходи однорозрядного суматору надходять цифри наступних старших розрядівдоданків, і цифра переносу із D-тригера. В подальшому робочі циклиповторяються до тих пір, поки не будуть підсумовані усі розряди доданків.
Явна перевага суматорупослідовної дії полягає у малих апаратних витратах на його побудову. Але, такийсуматор, у порівнянні з більш складним паралельним, має меншу швидкодію.
2.Пристрій віднімання двійкових чисел.
Комбінаційний суматор у сукупності з деякими допоміжними вузлами йелементами може бути використаний не тільки для додавання, але також длявіднімання і множення двійкових чисел із знаком. Зокрема, для виконаннявіднімання у додаткових кодах за допомогою суматора, до від'ємника необхіднозастосувати операцію доповнення, що відповідає зміні знака операнда на протилежний.Для цього в схемі пристрої додавання і віднімання варто передбачитикомбінаційний пристрій, що виконує при необхідності доповнення від'ємника(інверсію всіх розрядів вихідного коду, включаючи знаковий, і додавання одиницідо молодшого розряду).
Схема чотирирозрядного пристрою додавання і віднімання двійкових чиселу додаткових кодах подана на рис. 3.
Тут /> – додатковий код операндаx; /> – додатковий код операндаy, /> – додатковий кодрезультату.
Суматор SM виконує операцію:
/>.
/>
Рис.3. Схема чотирирозрядного пристрою додавання івіднімання двійкових чисел
Якщо сигнал керування Z = P1= 0, то коди операндів подаються на входи суматору без зміни, і відбуваєтьсядодавання
/>.
Якщо сигнал керування Z = P1= 1, то відбувається інвертування значень усіх розрядів коду /> і по каналу переносу P1 умолодший розряд додається одиниця.
/>.
Враховуючи те, що
/>,
остаточно отримуємо:
/>,
що рівнозначно виконанню операції віднімання.
Розглянемо виконання операції віднімання на прикладі -5-(-3) = -2:
_X= — 0,101
Y= — 0,011
S= — 0,010
На вхід пристрою операнди надходять у додаткових кодах
/>; />.
Після інвертування коду /> ідодавання одиниці до молодшого розряду одержимо:
/>.
Додатковий код різниці /> знайдемояк суму /> і />:
1.011
+0.011
1.110
Отриманий код дійсно є додатковим кодом результату (-0,0102).
3.Основні поняття про АЛП.
Сутність обробки інформації у цифровій формі полягає у виконаннізаданої послідовності найпростіших арифметичних і логічних операцій надчислами. У цифровій апаратурі основним пристроєм, у якому безпосередньовиконується обробка, є процесорний пристрій. Процесорний пристрій (як ібудь-який інший складний цифровий пристрій) синтезується у вигляді поєднаннядвох пристроїв: операційного (арифметико-логічного) і керуючого. Структурапроцесорного пристрою показана на рис. 4.
Арифметико-логічний пристрій(АЛП)призначений для виконання арифметичних і логічних операцій над числами(словами), що надходять до нього, за сигналами з пристрою керування. Основніоперації, що виконує АЛП – це додавання та множення.
Пристрійкеруванняпризначений для організації процесу обчислень. Він координує дії АЛП, генеруючіу визначеній часовій послідовності керуючі сигнали, під дією яких у вузлах АЛПвиконуються необхідні операції.
Формуваннякеруючих сигналів y1,…,yn(див. рис. 4)для виконання визначених мікрокоманд може залежати від стана вузлів АЛП,обумовленого сигналами x1,…,xn, які передаються повідповідних колах з виходів АЛП на входи керуючого пристрою. Керуючі сигнали y1,…,ynможуть залежати також від зовнішніх сигналів x+1,…,xL.…
Результатиобробки, виконані у АЛП, знімають з його виходів z1,…,zm...
АЛП будують наоснові багаторозрядного двійкового суматору, що виконує арифметичні операції, ірегістрів для зберігання операндів (даних, що беруть участь в операціях) ірезультатів виконання арифметичних операцій. У якості додаткових елементів АЛПмістить у собі канали (шини) для передавання інформації, мультиплексори длякомутації каналів, шифратори і дешифратори, лічильники, а також логічніелементи різних типів для виконання необхідних логічних операцій. Двійковийсуматор у сукупності з деякими додатковими логічними елементами часто називаютьарифметико-логічним колом або операційним пристроєм. АЛК, за принципомпобудови, є комбінаційним пристроєм, тому що воно не має в своєму складівласних запам’ятовуючих пристроїв.
/>/>
Рис.4.Схема процесорного пристрою.
Спрощена блок-схема АЛП подана нарис. 5.
/>
Рис.5. Спрощена схема АЛП.
Всі дані в арифметико-логічне коло і накопичувальний регістр(акумулятор) надсилаються через регістр даних. Накопичувальний регістр маєрозмір, що відповідає довжині машинного слова. Для того, щоб скласти двадвійкових числа, одне число запам'ятовується у накопичувальному регістрі, аінше — запам'ятовується у регістрі даних. Після додавання сума двох чиселнадходить у накопичувальний регістр, замінюючи вихідне двійкове число — операнд.
Процесфункціонування АЛП розпадається на певну послідовність елементарних дій у йоговузлах. Перелік таких елементарних дій містить у собі:
1) встановленнярегістру в деякий стан;
2) інвертуваннявмісту розрядів регістру;
3) пересилкувмісту одного вузла в інший вузол (наприклад, пересилку числа з регістра врегістр);
4) зсуввмісту вузла (регістра) ліворуч або праворуч;
5) рахування,при якому число у лічильнику збільшується або зменшується на одиницю;
6) додавання;
7) перевіркана рівність вмісту регістра деякому числу (у разі виконання умов рівностірезультатом є логічна одиниця, у випадку невиконання — логічний нуль).
8) деякілогічні дії (порозрядна диз'юнкція, кон’юнкция і т.д.).
Кожнаелементарна дія, виконувана у одному із вузлів АЛП протягом одного тактовогоперіоду, називається мікрокомандою, а весь набір мікрокоманд, призначений длярозв'язання визначеної задачі, — мікропрограмою.
Таким чином, якщов АЛП передбачається можливість виконання n різних мікрооперацій, то зпристрою керування виходять n керуючих кіл, кожне з яких відповідаєвизначеній мікрооперації. І якщо в АЛП необхідно виконати деяку мікрооперацію,то досить із керуючого пристрою по певному керуючому колу подати в АЛП сигнал(наприклад, рівень логічної 1). Внаслідок того, що керуючий пристрій визначаємікропрограму, тобто які і у якій часовій послідовності повинні виконуватисямікрооперації, він одержав назву мікропрограмний автомат.
Існує двапринципово різних підходи до проектування мікропрограмного автомату (керуючогопристрою): використання принципу схемної логіки або принципу програмованоїлогіки. Іноді ці принципи називають апаратною або програмною реалізацієюцифрового автомату. У першому випадку, тобто при використанні принципу схемної логіки, упроцесі проектування підбирається деякий набір цифрових мікросхем (частіше завсе малого і середнього ступеню інтеграції) і визначається така схема з'єднанняїх виводів, котра забезпечує необхідне функціонування. Пристрої, побудовані затаким принципом, здатні забезпечувати найвищу швидкодію при заданому типітехнології елементів, однак такі пристрої завжди виходять вузькоспеціалізованими.
Використанняпринципу програмованої логіки припускає побудову деякого універсальногопристрою на одній або на кількох мікросхемах великого ступеню інтеграції (ВІС).Необхідний алгоритм функціонування пристрою тут забезпечується розміщенням уйого пам'яті деякої певної програми (або мікропрограми).
Якщо у пристрої, побудованому за принципом схемної логіки, усяка змінаабо розширення набору виконуваних функцій тягне за собою його демонтаж і монтажза новою схемою, то при використанні програмованої логіки така змінадосягається лише заміною програми, що зберігається у пам'яті, на нову. Тому востанні два десятиліття реалізація складних цифрових автоматів з програмованоюлогікою мала переважне поширення.
В И С Н О В О К
Комбінаційний суматор у сукупності з деякими допоміжними вузлами йелементами може бути використаний не тільки для додавання, але й також длявіднімання і множення двійкових чисел із знаком. Тому він є основою дляпобудови операційних пристроїв і універсальних арифметико-логічних пристроїв.
Арифметико-логічний пристрій (АЛП) призначений для виконанняарифметичних і логічних операцій над числами (словами), що надходять до нього,за сигналами з пристрою керування. Процес функціонування АЛП являє собоювизначену послідовність елементарних дій у його вузлах. Кожна елементарна дія,яка виконується в одному з вузлів АЛП протягом одного тактового періоду,називається мікрокомандою, а весь набір мікрокоманд, призначений длярозв'язання визначеної задачі — мікропрограмою.
Пристрійкерування призначений для організації процесу обчислень. Він координує роботуАЛП, генеруючі у визначеній часовій послідовності керуючі сигнали, під дієюяких у вузлах АЛП виконуються необхідні операції. Пристрій керування такожназивають мікропрограмним автоматом.
Сукупність операційного пристрою і пристрою керування називаютьпроцесорним пристроєм або просто процесором. Процесор, у сукупності ззапам'ятовуючим пристроєм і пристроями введення-виведення інформації утворюютьструктуру, яка одержала назву універсальної цифрової обчислювальної машини зпрограмним керуванням або універсального програмного автомату.
Існує двапринципово різних підходи до проектування складних цифрових автоматів:використання принципу схемної логіки або принципу програмованої логіки. Інодіці принципи називають апаратною або програмною реалізацією цифрового автомата.