При создании конечных автоматов используется несколько типов элементов памяти, из которых основными следует считать элемент задержки, двоичный триггер и двоичный счетчик.
Элемент задержки имеет функцию перехода вида q(ti) = x(ti) и функцию выхода вида y(ti) = q(ti-1). Из них, в частности видно, что y(ti+1) = q(ti) = x(ti), т.е. элемент осуществляет задержку входного сигнала на один такт (поданный на некотором такте сигнал поступит на выход лишь на следующем такте). Задержка используется в линиях обратной связи, когда, например, сигнал подается с выхода схемы на ее вход.
Двоичный триггер имеет два входа х1 и х2. Функция переходов имеет следующий вид: q(ti) = Y (x1(ti), x2(ti)); ее значения устанавливаются таким образом: Y(1,0) = 1, т.е. при подаче 1 на вход х, и 0 на вход х2 триггер переходит в состояние 1 и сохраняет это состояние до тех пор, пока оно не будет заменено иным; Y(0,1) = 0, т.е. 0 на x1 и 1 на х2 переводят триггер в состояние 0; Yi(0, 0) = Yi-1, т.е. при обоих нулевых сигналах состояние триггера не изменяется. Одновременная подача единичных сигналов на оба входа триггера исключается конструкцией схемы. Выходная функция триггера при любых состояниях у(ti) = q(ti), т.е. на выход подается текущее состояние триггера, но оно от этого не изменяется. Таким образом, триггер сохраняет сколь угодно долго записанный в него бит информации. Объединения подобных элементов образуют регистры и ячейки памяти, из которых, в свою очередь, строится вся память устройства. Память эта по количеству двоичных элементов, разумеется, конечна.
Двоичный счетчик имеет один вход; он меняет свое состояние на противоположное, если на входе 1, и сохраняет его, если на входе 0. Очевидно, q(ti) = Y(x(ti), q(ti-1)), причем, Y(1,1) = 0, Y(1,0) = 1, Y(0,1) = 1, Y(0,0) = 0; y(ti) = q(ti).
Добавлением элементов памяти к базису из логических элементов, использовавшихся при построении комбинационных схем, образует новый базис, который обладает свойством полноты. Под полнотой понимается возможность построения на основе данного базиса схемы, задающей любое отображение последовательностей входных сигналов на последовательности выходных, которое вообще может быть задано дискретным двоичным преобразователем информации с конечной памятью. Другими словами, возможно построение любых схем, поведение которых определяется как входными сигналами, так и их состоянием на предыдущем такте.
Далее будем рассматривать схемы с единственным видом памяти - задержкой (на схемах будет обозначаться Z). Схемы строятся по определенным правилам. Исходными понятиями являются: элемент (логический или задержка) и вход в схему (он называется полюсом). Можно дать следующее индуктивное определение схемы (попутно определяется понятие вершины схемы):
· совокупность полюсов, соответствующая некоторому набору входных переменных х1, ... xn, является схемой; вершинами схемы будут ее полюсы;
· результат присоединения к вершинам схемы всех входов некоторого базисного элемента есть схема; полюсами будут все полюсы исходной схемы, а вершинами - все вершины исходной схемы и выход присоединенного элемента (рис. 9.4, а);
· результат присоединения выхода задержки к некоторому полюсу xk есть схема; ее полюсами будут все полюсы исходной схемы, за исключением xk, a вершинами - все вершины исходной схемы, кроме xk (рис. 9.4, б).
В соответствии с правилами построения схем каждой ее вершине может быть сопоставлена функция, указывающая значение сигнала на некотором такте ti, а каждой задержке Zj - дополнительная функция, указывающая ее состояние на данном такте qj(ti). Значения функций определяются по следующим правилам:
· полюсу хr приписывается дискретная функция xr(t), значения которой являются значениями t в такты 0, 1, 2, ...;
· вершине, соответствующей выходу логического элемента (рис. 9.4, а), приписывается значение, сформированное этим элементом согласно сигналам на его входе;
· если элемент задержки Zj присоединен к вершине, которой приписана некоторая функция f(t), то согласно значениям автоматных функций задержки для состояния задержки принимается qj(ti) = f(ti), а выходу задержки приписывается qj(ti-1);
· если задержка присоединяется к полюсу (рис. 9.4, б), то в функциях, приписываемых вершинам и состояниям задержек, функция xk(ti) везде заменяется на qj(ti-1).
Любая правильно построенная схема из логических элементов и задержек обладает следующими двумя свойствами:
· каждый вход всякого элемента присоединен либо к полюсу, либо к выходу другого элемента;
· в любой циклической цепочке элементов присутствует по крайней мере один элемент задержки.
В отношении схем, содержащих элементы памяти, решаются задачи анализа и синтеза. Задача анализа состоит в том, чтобы по заданной схеме найти реализуемый автомат, т.е. установить все алфавиты, а также явный вид системы канонических уравнений. Задача синтеза является обратной по отношению к задаче анализа: по заданному конечному автомату построить реализующую его схему над выбранным базисом (логические элементы и элементы памяти). В основе анализа схем лежит метод устранения задержек. Его идея состоит в том, что из схемы можно удалить имеющиеся задержки, заменив их дополнительными полюсами, на которые поданы сигналы, соответствующие значениям функции, приписываемые задержке. В результате получается новая схема только из логических элементов с расширенным (по отношению к исходному) входным алфавитом. Для этой схемы строятся автоматные функции и, тем самым, устанавливается вид конечного автомата.