Зміст
Вступ1.Загальні відомості про цифрову обробку сигналів2.Специфіка задач цифрової обробки сигналів3.Сигнальні процесори компанії ANALOG DEVICES3.1 Структурна схема ADSP21xx та призначення функціональних блоків3.2 Функціонування хост-портаADSP-21813.3 Функціонування циклічнихбуферів
Література
Вступ
Тема реферату«Сигнальні мікропроцесори» з дисципліни «Мультимікропроцесорні системи».
Мультимікропроцесорнісистеми (ММПС) — це системи, що мають два й більше компонент, які можутьодночасно виконувати команди. Підпорядкованими процесорами можуть бутиспецпроцесори, розраховані на виконання певного типу завдання або процесориширокого застосування. Спецпроцесори — співпроцесори, процесори вводу-виводу.
У міру зменшеннявідносини вартість/продуктивність стає більше економічним застосовувати кількамікропроцесорів (далі ─ МП), замість одного складного.
Мета роботи –загальне ознайомлення з сигнальними мікропроцесорами.
1. Загальні відомості про цифровуобробку сигналів
Цифрова обробкасигналів — це арифметична обробка в реальному масштабі часу послідовностізначень амплітуди сигналу, визначаємих через рівні проміжки часу.
Прикладамицифрової обробки є:
— фільтраціясигналу;
— згортка двохсигналів;
— обчисленнязначень кореляційної функції двох сигналів;
— посилення,обмеження або трансформація сигналу;
— пряме/зворотнеперетворення Фур'є перетворення.
Аналоговаобробка сигналу (мал.1) є більше дешевим способом досягнення бажаногорезультату. Використовуваний у фільтрі операційний підсилювач розширює динамічнийдіапазон оброблюваних сигналів. Форма амплітудно-частотної характеристики (АЧХ)фільтра визначається значеннями величин Rf, Cf. Для аналогового фільтра складнозабезпечити високе значення добротності, характеристики фільтра сильно залежатьвід температурного режиму. Компоненти фільтра вносять додатковий шум урезультуючий сигнал. Аналогові фільтри важко перебудовувати в широкомудіапазоні частот.
/>
Малюнок 1Аналогова обробка сигналу
Однак,коли потрібна висока точність обробки, мініатюрність пристрою, стабільністьйого характеристик у різних температурних умовах функціонування, цифроваобробка (мал.2) виявляється єдино прийнятним рішенням.
/>
Малюнок 2Цифрова обробка сигналу
Фільтри низькоїчастоти виконують попереднє й наступне видалення із частотного спектрадодаткових гармонік сигналу. АЦП і ЦАП призначені для перетворення аналоговогосигналу в цифровий і навпаки. АЧХ Ких-фильтра визначається значеннямикоефіцієнтів фільтра h(к). Змінюючи кількість коефіцієнтів (довжину фільтра) іїхнього значення, можна одержати фільтр із будь-який необхідної АЧХ. Внесенийшум (шуми квантування) залежить від частоти й розрядності АЦП і ЦАП, а такожточності обчислень.
Для ефективноїреалізації алгоритмів цифрової фільтрації необхідна апаратна підтримка базовихоперацій: множення з накопиченням (МАС), модульної адресної арифметики, нормуваннярезультатів арифметичної операції.
Існує великарозмаїтість реалізацій дискретного перетворення Фур'є. У ряді алгоритміввикористаються прийоми, що дозволяють зменшити обсяг необхідних обчислень. Ціалгоритми відомі під загальною назвою «швидке перетворення Фур'є»
/>
2. Специфіказадач цифрової обробки сигналів
Дляцифрової обробки сигналів використаються так названі сигнальні процесори. Доїхніх особливостей відноситься малоразрядна (40 розрядів і менш) обробкаоперандів у форматі із плаваючою крапкою, переважне використання чисел уфіксованому форматі (розрядність 32 і менш), а також орієнтація на нескладнуобробку більших масивів даних.
Особливістьзавдань цифрової обробки — потоковий характер обробки більших обсягів даних уреальному масштабі часу.
Сигнальніпроцесори мають високий ступінь спеціалізації. У них широко використаютьсяметоди скорочення тривалості командного циклу, характерні й для універсальнихRISC-процесорів, такі як конвеєризація на рівні окремих мікроінструкцій іінструкцій, наявність тіньових регістрів для збереження стану обчислень приперемиканні процесів (контексту), поділ шин команд і даних (Гарвардськаархітектура).
Характерним єнаявність апаратного множника, що дозволяє виконувати операції множення двохчисел за один командний цикл. Іншою особливістю сигнальних процесорів євключення в систему команд таких операцій, як множення з накопиченням (МАС) =З: =А*В +С с зазначеним у команді числом виконань у циклі й із правилом зміниіндексів використовуваних елементів масивів А и В. У сигнальних процесорахреалізується апаратна підтримка програмних циклів, кільцевих буферів. Один аботрохи операндів витягаються з пам'яті в циклі виконання команди.
Сигнальніпроцесори різних компаній-виробників утворять два класи: більше дешевімікропроцесори обробки даних у форматі з фіксованою крапкою й більше дорогі,апаратно підтримуючі операції у форматі із плаваючою крапкою.
Використання всигнальній обробці формату із плаваючою крапкою обумовлено декількомапричинами. Для багатьох завдань, пов'язаних з виконанням інтегральних ідиференціальних перетворень, особливу значимість має точність обчислень,забезпечити яку дозволяє експонентний формат подання даних. Алгоритмикомпресії, декомпресії, адаптивній фільтрації в цифровій обробці сигналівпов'язані з визначенням логарифмічних залежностей і досить чутливі до точностіподання даних у широкому динамічному діапазоні.
Робота з данимиу форматі із плаваючою крапкою істотно спрощує й прискорює обробку, підвищуєнадійність програми, оскільки не вимагає операцій округлення й нормалізаціїданих, відстеження ситуацій втрати значимості й переповнення. Платою за ці “комфорт і швидкість”, є висока складність функціональних пристроїв, щовиконують обробку даних у плаваючому форматі, необхідність використання більшескладних технологій виробництва мікросхем, великий відсоток відбраковуваннявиробів і як наслідок — дорожнеча МП.
У цей час ставпопулярний і інший підхід до одержання високої продуктивності. Велика кількістьтранзисторів на кристалі може бути використана для створення симетричноїмультипроцесорної системи з більше простими процесорами, що обробляютьцілочислені операнди. Прикладами таких медійних процесорів є Mediaprocessorкомпанії MicroUnity, Trimedia компанії Philips, Mpact Media Engine компаніїChromatic Research, NV1 компанії Nvidia, MediaGx компанії Сyrix. Ці процесористворювалися, виходячи з потреби обробки в реальному часі відео- іаудіоінформації в мультимедійних ПК, ігрових приставках, побутовихрадіоелектронних приладах. У зв'язку з більш простою системотехнікою впорівнянні з універсальними сигнальними процесорами вартість медійнихпроцесорів досить низька (порядку $100 ), а значення показника«продуктивність/вартість» на два-три порядка більше. Пікове значенняпродуктивності медійних процесорів становить кілька мільярдів операцій усекунду.
У числінайпоширеніших сигнальних процесорів можна назвати вироби наступних компанійMotorola (56002,96002),Intel (i960),Texas Instruments (TMS320Cxx),Analog Devices(21xx,210xx). Більша продуктивність, необхідна при обробці сигналів у реальномумасштабі часу, спонукала дві останні з перерахованих компаній випустититрансп’ютерні сімейства мікропроцесорів TMS320C4x і ADSP2106х, орієнтовані навикористання в мультипроцесорних системах.
Вибір того абоіншого процесора для реалізації конкретного проекту є складним завданням, однакслід зазначити перевагу процесорів компанії Analog Devices для додатків, щовимагають виконання більших обсягів математичних обчислень (таких як цифровафільтрація сигналів, обчислення кореляційних функцій і т.п.) оскільки їхняпродуктивність на подібних завданнях вище, ніж у процесорів компанії Motorola,Texas Instruments. У той же час для завдань, що вимагають виконання інтенсивногообміну із зовнішніми пристроями (багатопроцесорні системи, різного родуконтролери) переважніше використати процесори фірми Texas Instruments, щоволодіють високошвидкісними інтерфейсними підсистемами.
3. Сигнальні процесори компанії ANALOG DEVICES/> 3.1 Структурнасхема ADSP21xxта призначенняфункціональних блоків
Існує двасімейства цієї компанії:
— ADSP21xx — набір однокристальних 16-розрядних МП із загальною базовою архітектурою,оптимізованою для виконання алгоритмів цифрової обробки сигналів і іншихдодатків, що вимагають високошвидкісних обчислень із фіксованою крапкою. Наданий момент існує 14 представників, що відрізняються друг від друга наборомпериферійних пристроїв, розташованих на кристалі. Загальна частина — АЛУ, блокМАС, зсувач, генератор адресу даних, генератор адресу команд, ОЗУ даних, ОЗУкоманд, таймер. Змінна частина — багатоканальний послідовний порт, послідовнийпорт 1, порт хост-интерфейса, порт прямого доступу в пам'ять, аналоговийінтерфейс.
— ADSP210xx-однокристальні 32-розрядні мікропроцесори, орієнтовані на сигнальніалгоритми, що вимагають виконання обчислень із плаваючою крапкою. (ADSP21010,ADSP21020, ADSP21060, ADSP21062).
МП містить три незалежнихповнофункціональних обчислювальні пристрої: АЛУ, МАС- множинник ізнакопичуванням, пристрій барабанного зрушення. Кожний пристрій безпосередньооперує з 16-розрядними даними й забезпечує апаратну підтримку обчислень ізрізною точністю.
Пристрій формуванняадреси — це генератор адреси команд (PS) і два генератори адреси даних (DAG),що забезпечують адресацію до даних і команд, розташованим як у внутрішній так ів зовнішній пам'яті. Паралельне функціонування генераторів скорочує тривалістьвиконання команди, дозволяючи за один такт вибирати з пам'яті команду й дваоперанда.
Таймер-лічильникзабезпечує періодичну генерацію переривань.
Послідовні портизабезпечують послідовний інтерфейс із більшістю стандартних послідовнихпристроїв, а також з апаратними засобами відбудови-стиснення-відновлення даних,що використають А і μ — закони компандирування.
Порт інтерфейсуз хост-процесором дозволяє без додаткових інтерфейсних схем взаємодіяти зголовним процесором системи, у якості якого може використатися як процесорданого сімейства, так і інший мікропроцесор, наприклад Motorola або Intel8051.
/>
Малюнок3 Узагальненаструктура мікропроцесора ADSP21хх
МП даного типувідрізняє високий ступінь паралелізму внутрішніх операцій. За один тактпроцесор виконує:
— генераціюадреси наступної команди;
— завантаження зпам'яті наступної команди;
— виконанняоднієї або двох пересилань даних;
— відновленняодного або двох покажчиків на дані;
— виконатиоперацію.
МП, що маєпериферійні пристрої у своєму змінному составі, може одночасно з виконаннямкоманди виконати й наступні операції:
— прийняти й/абопередати дані через послідовні порти;
— прийняти й/абопередати дані хост-процесору;
— прийняти й/абопередати дані через аналоговий інтерфейс.
Внутрішніфункціональні модулі зв'язані між собою за допомогою п'яти шин: шина адресипам'яті даних (DMA), шина адреси пам'яті команд (РМА), шина даних пам'яті даних(DMD), шина даних пам'яті команд (РМ), шина внутрішніх результатів ( R ). Першічотири шини мають мультиплексірований зовнішній інтерфейс у вигляді шини адресий шини даних.
/>мультикомпресорна процесорсигнал цифровий3.2Функціонування хост-порта ADSP-2181
Порт інтерфейсу хост-машиниможна представити як область загальної чи пам'яті регістрів поштової скриньки,за рахунок яких здійснюється комунікація між хост-машиной і цифровим сигнальнимпроцесором. Хост-машина звертається до порту інтерфейсу хост-машини (далі –ХИП), як до області пам'яті, що містить 8- чи 16-розрядні слова. Для процесораХИП виступає як група з восьми регістрів, відображених у карті пам'яті даних.
ХИП складаєтьсяз чотирьох функціональних блоків:
— керуючий блокінтерфейсу хост-машини;
— блок із шестирегістрів даних (HDR0 – HDR5);
— блок, щоскладається з двох регістрів стану (HSR6-HSR7);
— регістр HMASK,призначений для маскування переривань, сгенерованих ХИП.
Керуючийблок забезпечує керування записом регістрів хост-машини і зчитуванням з них.Два регістри стану представляють статусну інформацію, як хост-машині так іцифровому сигнальному процесору.
Регістри данихможна представити як блок двухпортовой пам'яті. Ні для одного з цих регістрівне заданий напрямок роботи: як хост-машина так і цифровий сигнальний процесорможуть зчитувати і записувати інформацію в ці регістри. Коли хост-машина зчитуєдані з регістрів даних, генерується маскуєме переривання зчитування ХИП. Колиздійснюється операція запису від хост-машины, генерується маскуємий сигналпереривання запису.
Станузчитування/запису зберігаються в регістрах стану. Формат регістрів станунаступний:
HSR6 – з 0 по 5розряди – відображення стану запису з хост-машины у відповідний буфер даних ХИППриклад – 0 розряд = 1 – проведена операція запису в буфер HDR0 c хост-машини;1 розряд = 1 – проведена операція запису в буфер HDR1 з хост-машини і т.д. З 8по 15 розряди – відображення стану запису з цифрового сигнального процесора увідповідний буфер даних ХИП.
Тому що ХИП, якправило, сполукається з більш повільною хост-машиною, сигнальний процесорвиконує свої команди незалежно від роботи хип-порта.
Тому щохост-машина, для якої потрібно квитирування встановлення зв'язку, повиннаочікувати підтвердження від сигнального процесора, то вона може зависнути. Якщоперезапуск сигнального процесора відбувається, коли хост-машина инициалізувалапередачу, але ще не одержала підтвердження, то таке підтвердження не може бутипотім сгенеровано, і, таким чином, хост-машина може знаходитися в стані чеканняневизначений час.
У ХИП непередбачено ніякого апаратного забезпечення для запобігання ситуації, колихост-машина здійснює запис у регістр, стан якого в цей момент зчитуєтьсяцифровим сигнальним процесором ( і навпаки). Коли хост-машина і сигнальнийпроцесор намагаються одночасно записати дані в той самий регістр, перевагою втакій операції користається хост-машина.
Опитування єодним з методів передачі даних між хост-машиной і сигнальним процесором. Щораз,коли хост-машина записує дані в регістр HDR, встановлюється один біт умолодшому байті регістра HSR6. Цей біт залишається встановленим доти, покицифровий сигнальний процесор не зчитує вміст даного регістра HDR. Подібнимчином, коли сигнальний процесор записує дані в регістр HDR, у старшому байтірегістра HSR6 (і в молодшому байті регістра HSR7) установлюється відповіднийбіт. Цей біт автоматично скидається при зчитуванні вмісту регістра HDRхост-машиной.
Наприклад:сигнальний процесор може очікувати в циклі під час зчитування біта HSR, щобупевнитися, що хост-машина записала нові дані. Коли сигнальний процесор виявляє,що відповідний біт установлений, він виходить з циклу по команді умовногопереходу, обробляє нові дані, а потім повертається в цикл. При передачі данихна хост-машину сигнальний процесор очікує, поки та не вважає останні записанідані, щоб можна було передавати нові дані. Хост-машина опитує біти регістраHSR, щоб упевнитися, що нові дані є доступними.
Використанняпротоколу з керуванням по перериваннях звільняє хост-машину і сигнальнийпроцесор від опитування стану регістрів стану. Для керованих перериваннямипередач на сигнальний процесор хост-машина записує дані в регістри даних, а ХИПавтоматично генерує при цьому внутрішнє переривання. Обслуговування цьогопереривання аналогічно всім іншим.
Для передачі нахост-машину сигнальний процесор записує дані в регістри даних, потім установлюєвисновок прапора, зв'язаний із входом переривань хост-машины, повідомляючи втакий спосіб останню про те, що дані готові для передачі. Якщо сигнальнийпроцесор передає дані на хост-машину тільки через один регістр даних, то вмістцього регістра може бути безпосередньо злічено хост-машиной при одержанні неюсигналу переривання. Якщо для пересилання даних використовуються кількарегістрів даних, хост-машина повинна прочитати регістр стану, щоб визначитичерез які регістри передається інформація.
Крім передачіінформації для хост-машины існує ще режим завантаження через ХИП. При цьомуможна завантажити внутрішнє ОЗУ програмою функціонування сигнального процесора.
Початковезавантаження здійснюється двома способами:
— із зовнішньоїпам'яті (звичайно ППЗУ ) з використанням інтерфейсу пам'яті;
— з хост-машиныз використанням ХИП.
При використанніякого-небудь конкретного способу необхідно формувати відповідні файлизавантаження, користаючись відповідними утилітами програмного забезпечення./> 3.3Функціонування циклічних буферів
Для більшповного визначення поняття обертового (циклічного) буфера (регістра) необхіднорозглянути функціонування циклічних буферів у сигнальних процесорах фірми ADSP.
Є три реєстровихфайли:
1.Файл регістрівмодифікації (М);
2.Файл індекснихрегістрів (I);
3.Файл регістрівдовжини (L).
Зчитування і записданих здійснюється через окрему шину, називаний шиною дані пам'яті даних.Індексні регістри містять дійсні адреси, використовувані для доступу до пам'яті( як до пам'яті даних так і до пам'яті програм). Крім прямої адресаціївикористовується також битреверсна адресація, при якій біти адреси на виходігенератора адреси можуть бути переставлені в зворотному порядку за рахунокустановки відповідного біта режиму в регістрі станів чи режиму з використаннямспеціальної команди асемблера сигнального процесора. Цей особливий видадресації полегшує виконання операцій швидкого перетворення Фур'є. Генераториадреси даних використовують так названу пост-модифікацію, а саме після доступудо даних при використанні непрямої адресації вміст заданого регістра Мдодається до вмісту заданого регістра I. У межах пар I0-I3, M0-M3 ( генераторадреси — даних 1) і пара I4-I7, M4-M7 (генератор адреси – даних 2) можливібудь-які комбінації індексних регістрів і регістрів модифікації. Адресаціягенератора адреси – даних 1 поширюється на пам'ять даних, а адресаціягенератора адреси — даних 2 – на пам'ять програм. Це також є особливістюархітектури сигнальних процесорів, тому що в пам'яті даних зберігаютьсяперемінні значення одержуваних сигналів у дискретному еквіваленті, а в пам'ятіпрограм – коефіцієнти для обчислення формули Фур'є.
Значення, щомістяться в регістрах модифікації М є цілими числами зі знаком, так що наступнаадреса може бути більше чи менше попереднього.
Генераториадреси – даних підтримують адресацію як з лінійним так і з циклічним буфером.Цей режим забезпечується регістром L, що відповідає номеру регістра I. Длянециклічного буфера вміст L = 0, а для циклічного буфера дорівнює довжинібуфера. Розглянемо використання такої адресації на прикладах.
Ініціалізаціярегістрів довжини L для здійснення нециклічної адресації (лінійної непрямоїадресації):
I3 = 0 x 3800;
M2 = 0;
L3 = 0;
AX0 = DM (I3,M2)
Переміннапам'яті використовується для збереження покажчика адреси
VAR/DM/RAM add_prt(0x3800);
I3 = DM(addr_prt);
L3 =0;
M1 = 0;
AX0 = DM(I3,M1);
Адресація помодулю ( циклічні буфери). Логічний пристрій адресації по модулю виконуєавтоматичну адресацію по модулю для досягнення доступу до вмісту циклічнихбуферів. Для обчислення наступного адреси використовується – поточна адресакомірки пам'яті, що знаходиться в індексному регістрі (без знака), щомодифікується значенням, що знаходиться в регістрі М ( зі знаком) і довжинабуфера в регістрі L (без знака). Базова адреса циклічного буфера довжини Lдорівнює 2n чи кратний 2n, де n задовольняє умові 2n-1
Література
1. Ю-Чжен Лю,Г.ГибсонМикропроцессорысемейства 8086/8088 М.: Радио и связь,1987.
2. Б.В.Шевкопляс Микропроцессорныеструктуры. Инженерные решения М.: Радио и связь, 1990
3. В.ШевкоплясМикропроцессорные структуры. Инженерные решения. Дополнение первое.М.:Радио и связь, 1993
4. М.Гук Аппаратные средства IBMPC С.Петербург ²Питер²2000
5. В.Корнеев,А.Киселев Современные микропроцессорыСанкт-Петербург²БХВ–Петербург²2003
6. Локазюк В.М. идрМикропроцессорыи микроЭВМ в производственных системах КиевИздательский центр ² Академия ²2002
7. Гуржий А.М. и дрАрхитектура,принципы функционирования и управления ресурсами IBMPC Харьков,2003
8. В.В.Сташин,А. В. Урусов, О.Ф. Мологонцева Проектированиецифровых устройств на однокристальных микроконтроллерахЛ.Энергоатомиздат
9. Под ред.А.Д.ВиктороваРуководство пользователя по сигнальным микропроцессорам семейства ADSP-2100Санкт- Петербургский государственный электротехнический университет. Санкт-Петербург 1997
10. М.Предко Руководство помикроконтроллерам в 2-х томах М: Постмаркет, 2001