Реферат
Мета роботи– розробити алгоритмічне та програмне забезпечення для тестування пакетукристалів ГАС, відповідно зі стандартом IEEE 1500.
Об’єкт роботи– пакет кристалів ГАС.
В кваліфікаційнійроботі реалізовано алгоритмічне та програмне забезпечення для тестування пакетукристалів ГАС, відповідно зі стандартом IEEE 1500. Наведена інфраструктура відрізняєтьсямінімальним набором процесів вбудованого діагностування в реальному масштабі часута надає можливість здійснювати сервіси: тестування функціональностей на основізгенерованих вхідних послідовностей та аналізу вихідних реакцій; діагностуванняіз заданою глибиною пошука дефектів у SoC; моделювання несправностей із метою виконанняперших двох процедур на підставі таблиці несправностей.
Також розкритоструктурно-алгебраїчний метод вбудованого діагностування дефектів у функціональнихблоках SoC. Розглянутий метод використовує попередній аналіз таблицінесправностей із метою зменшення її об’єму та наступних обчислень, пов’язаних ізпобудовою ДНФ, яка формує усі рішення із встановлення діагнозу функціональностейSoC у реальному масштабі часу.
Система накристалі, модуль пам’яті, діагностування дефектів, алгебро-логічний метод,моделювання несправностей, діагностика у реальному часі, функція мінімізації,тест-вектор, терм.
Abstract
Theexplanatory slip to degree work in volume 53 of sheets contains 10 figures and 25of the references.
Thepurpose of a work – to develop algorithmic and software for testing a packageof crystals flexible automated system in the correspondence with the standardIEEE 1500.
Plantof a work – package of crystals Flexible automated system.
Inqualifying work is realized algorithmic and software for testing a package ofcrystals flexible automated system in the correspondence with the standard IEEE1500. The reduced infrastructure differs by a minimum processes gang offirmware diagnosing in a real time scale and enables to realize services:testing functionals basis on generated entering sequences and analysis ofoutput responses; diagnosing with the given depth of imperfections searching inSoC; modelling of inaccuracies with the purposes of first two proceduresrealization basis on trouble chart.
Alsois uncovered the firmware diagnosing method of imperfections in function boxesSoC is structural-algebraic. The given method uses the preliminary analysis ofthe trouble chart with the purposes a diminution it volume and consequentevaluations connected to a construction disjunctive normal form which formingall solution on installation of functionals SoC-diagnosis in a real time scale.
Systemon crystal, module of memory, diagnosing of imperfections, algebraic-logicmethod, modelling of inaccuracies, diagnostics in real time, function ofminimization, test-vector, term.
Списокусловных сокращений
АЛМ –алгебро-логический метод
АЛУ –арифметико-логическое устройство
ВЭП –вектора экспериментальной проверки
ГАС – гибкаяавтоматизированная система
ДНФ –дизъюнктивная нормальная форма
КНФ –конъюнктивная нормальная форма
ТН – таблицанеисправностей
ATPG– Automated Test Pattern Generator
BIRA– Built-In Repair Analysis
BISR– Built-In Self Repair
BIST– Built-In Self Test
ESL– Electronic System Level
FDT– Fault Detection Table
F-IP– Functional Intellectual Propert
IEEE– Institute of Electrical and Electronics Engineers
I-IP– Infrastructure Intellectual Property
SoC– System-on-Chip
TLM– Transaction Level Modeling
Содержание
Введение
1. Анализ технического задания
1.1 Состояние рынка технологий сервисногообслуживания SoC
1.2 Структура сервисов SoC-микросхем
1.2.1 Модуль синтеза тестов
1.2.2 Модуль анализа неисправностей
2. Алгоритмическое и программное обеспечениетестирования пакета кристаллов ГАС
2.1 Алгебро-логический метод диагностированиянеисправностей
2.2 Алгоритмизация АЛМ диагностированиянеисправностей
2.3 Алгебро-логическая модель диагностированияF-IP
2.4 Уточнение диагноза F-IP, с помощьюмоделирования
2.5 Условное диагностирование F-IP на основе ДНФ
2.6 АЛМ для тестирования и ремонта SoC-памяти ГАС
2.7 Формализация АЛМ ремонта памяти
Выводы
Перечень ссылок
Введение
Вычислительнаяи аппаратная сложность современных гибких автоматизированных систем (ГАС), воснову организации которых заложены цифровые системы на кристаллах(System-on-Chip – SoC), характеризующиеся миллионами эквивалентных вентилей итребующих создания и внедрения новых высокоуровневых технологий проектирования– Electronic System Level (ESL) Design, моделинга – Transaction Level Modeling(TLM) и встроенного сервисного обслуживания – Infrastructure IntellectualProperty (I-IP). Это означает, что поиск быстродействующих методов и средствприводит всех исследователей к необходимости повышения уровня абстракциимоделей создаваемых функциональностей – Functional Intellectual Property(F-IP), встраиваемых в кристалл [1].
Рынокпрограммных продуктов EDA уже предлагает инструменты для автоматизациипроцессов моделинга и верификации устройств системного уровня, начиная скомпиляторов HDL-языков (C++, SystemC, SystemVerilog, UML, SDL) [2] изаканчивая графическими оболочками (Simulink, LabView, Xilinx EDK). Данныесредства позволяют создавать проекты из существующих библиотечных компонентовпутем использования ESL-мэппинга и создания TLM-интерфейсов [3, 4].
Рыночнаяпривлекательность имплементации цифровой системы в кристалл FPGA определяетсяприменением сравнительно дешевых чипов вместо универсальных процессоров, малой потребляемоймощностью, габаритными размерами, качественным и надежным выполнением основныхфункций, благодаря встроенной I-IP-инфраструктуре, что является актуальным ввек мобильных вычислительных устройств.
Цельисследования – разработать алгоритмическое и программное обеспечение длятестирования пакета кристаллов ГАС, в соответствии со стандартом IEEE 1500.
Объектисследования – пакет кристаллов ГАС.
1. Анализ техническогозадания
1.1 Состояниерынка технологий сервисного обслуживания SoC
Проблемадиагностирования и ремонта памяти связана с тенденцией на постоянное уменьшениеплощади кристалла, отводимой для оригинальной и стандартизованной логики содновременным увеличением встроенной памяти. Как показано на рис. 1.1,увеличение удельного веса памяти на кристалле приводит к ее полномудоминированию для хранения данных и программ, которое к 2014 году достигнет 94%[5]. Это обеспечит не только высокое быстродействие выполненияфункциональности, но и гибкость, свойственную программному продукту в частикоррекции ошибок проектирования.
/>
Рисунок 1.1– Удельный вес SoC-памяти
Особенностьюэлементов памяти является тот факт, что в процессе их изготовления иэксплуатации отдельные ячейки под воздействием неисправностей могут выходить изсостояния работоспособности. Данное обстоятельство не всегда приводит матрицупамяти к критическому состоянию, когда восстановление работоспособностиневозможно. Поэтому далее рассматривается такое техническое состояние памяти, прикотором суммарное количество дефектных ячеек не превышает резервныхвозможностей изделия, предназначенных для ремонта.
Современныетехнологии проектирования цифровых систем на кристаллах предлагают, наряду ссозданием функциональных блоков F-IP, разработку сервисных модулей I-IP,ориентированных на комплексное решение проблемы качества проекта и повышениевыхода годной продукции (Yield) в процессе производства, которое определяетсявнедрением в кристалл следующих сервисов [6]:
1) Наблюдениеза состоянием внутренних и выходных линий в процессе функционирования,верификации и тестирования штатных блоков на основе использования стандартаграничного сканирования IEEE 1500 [7, 8];
2)Тестирование функциональных модулей путем подачи проверяющих наборов отразличных тестовых генераторов, ориентированных на проверку дефектов илиисправного поведения;
3)Диагностирование отказов и дефектов путем анализа информации, полученной настадии тестирования и использования специальных методов встроенного поисканеисправностей на основе стандарта IEEE 1500;
4)Восстановление работоспособности функциональных модулей и памяти после фиксацииотрицательного результата тестирования и определения места и вида дефекта привыполнении фазы диагностирования;
5) Измерениеосновных характеристик и параметров функционирования изделия на основевстроенных средств, позволяющих производить временные и вольтамперныеизмерения;
6)Надежность и отказоустойчивость функционирования изделия в процессе эксплуатации,которая достигается диверсификацией функциональных блоков, их дублированием ивосстановлением работоспособности SoC в реальном масштабе времени.
1.2Структура сервисов SoC-микросхем
На рис. 1.2представлена усеченная структура [9, 10, 11], ориентированная на выполнение следующихзадач:
1) Тестированиефункциональностей на основе генерируемых входных последовательностей (AutomatedTest Pattern Generator – ATPG) и анализа выходных реакций;
2) Моделирование(Fault Simulator) неисправностей [12] в целях обеспечения диагностирования иремонта на основе таблицы неисправностей (Fault Detection Table – FDT);
3) Диагностированиедефектов с заданной глубиной, путем использования мультизонда стандарта IEEE1500;
4) Встроенныйремонт матричной памяти, на основе использования запасных компонентов (spare) [13].
/>
Рисунок 1.2 –Инфраструктура сервисов SoC DSP
1.2.1 Модульсинтеза тестов
Модульсинтеза тестов, предназначен для проверки функциональностей и одиночных неисправностей.В его состав входит набор генераторов входных последовательностей, обеспечивающихсоздание следующих тестов [14]:
PRTG –псевдослучайный генератор входных стимулов с равномерным законом распределения нулевыхи единичных сигналов по входным переменным;
SATG –тестовый генератор шестнадцатеричных кодов на основе сигнатурного анализа;
SPTG –алгоритмический генератор тестовых векторов, активизирующих одномерныелогические пути, ориентированные на проверку заданных одиночных неисправностей;
ADTG –тестовый генератор, предназначенный для проверки сумматорных схем АЛУ;
BSTG –тестовый генератор для шинных структур приема и передачи данных;
METG –генератор тестов, ориентированный на проверку матричной памяти;
DFTG –синтезатор тестов для автоматов, заданных в виде граф-схем алгоритмов;
RCTG –тестовый генератор для последовательностных счетно-регистровых структур итриггерных схем.
Модуль-генераторанализирует структурно-функциональную модель блока, подлежащего тестированию, иназначает подмножество таких синтезаторов, которые обеспечивают заданноекачество покрытия дефектов (Fc) и функциональных режимов (Pc):
/>
Обобщеннаяструктура синтеза Testbench [14], представленная на рис. 1.3, включает такжегенератор HDL-кода, который предназначен для тестирования и верификациифункциональностей на стадии разработки проекта.
/>
Рисунок 1.3 –Структура процесса синтеза Testbench для F-IP
Количествотестовых генераторов на стадии проектирования SoC может быть существеннобольшим, чем то подмножество, которое далее встраивается в кристалл. Поэтому настадии моделирования и верификации выполняется анализ покрывающих свойствкаждого тест-генератора в целях поиска их минимальной совокупной конфигурации,которая удовлетворяет выражению (1.1).
Важноотметить, что в ближайшие 5 лет идеология синтеза тестов для цифровых систем накристаллах будет заимствовать лучшие традиции, идущие от ESL- иTLM-проектирования [15]:
1)Использование библиотек тестов (Testbench) ведущих компаний для тестирования иверификации стандартизованных функциональностей, обозначенных в качестве F-IP;
2)Применение стандартных решений сервисного обслуживания I-IP для встроенноготестирования компонентов системы на кристалле;
3) Созданиесобственных библиотек тестов для вновь разрабатываемых функциональностей;
4) Внедрениеновой технологии синтеза тестов для цифровой системы, основанной на дискретноммэппинге покрытия функциональностей и дефектов исходной спецификации с помощьюминимальной совокупности Testbench, из библиотеки тестов (рис. 1.4);
5)Применение встроенных средств тестопригодности, таких как IEEE boundary scan –средства граничного сканирования, и шести компонентов I-IP для повышениятехнологичности процедур синтеза тестов.
/>
Рисунок 1.4 –Mapping модели синтеза тестов для F-IP
1.2.2 Модульанализа неисправностей
Модуль анализанеисправностей использует дедуктивный алгоритм, ориентированный на проверкуодиночных дефектов, генерируемых на основе аналитического или табличногоописаний функциональностей SoC. Это означает, что дедуктивное моделированиеможет обрабатывать проекты, представленные как на вентильном, так и на любомдругом, более высоком уровне абстракции (регистровом, системном).
Основнаяидея метода заключается в создании дедуктивной модели функциональности наоснове использования известного выражения [12]:
/>(1.2)
гдедедуктивная функция F на тест-векторе T есть модифицированное описание исправногоповедения, позволяющее вычислять списки входных неисправностей, транспортируемыена выход схемы под воздействием входных сигналов. На примере функции Xorдемонстрируется синтез дедуктивной функции по карте Карно:
/>
Переменныеxy – булевы, а сигналы ab – (регистровые) для записи списков дефектов:
/> (1.4)
Аппаратнаяреализация дедуктивной функции, представленной формулой (1.4), изображена нарис. 1.5.
/>
Рисунок 1.5 –Дедуктивный примитив функции Xor
Схемныйпримитив является универсальным по отношению к различным тестовымпоследовательностям. Стратегия, рассмотренная в данной квалификационной работеотносительно синтеза моделей, основывается на создании библиотеки дедуктивныхэлементов, покрывающих все стандартизованные конструктивы функциональностей,которыми оперирует разработчик, создавая в автоматизированном режиме проект в видецифровой системы на кристалле. В данном случае речь идет о синтезе дедуктивнойструктуры на основе мэппинга, суть которого представлена на рис. 1.6.
/>
Рисунок 1.6 –Mapping дедуктивной модели для F-IP
Предложенныйв [6] подход к дедуктивному анализу, предполагает создание на кристалле ещеодной встроенной модели, которая должна обеспечивать практически все шестьсервисов, предусмотренных стандартом инфраструктуры I-IP.
Платой закачество диагностического и тестового обслуживания является достаточно высокаястоимость дополнительных аппаратурных затрат, которые превышают штатнуюфункциональность в 10 – 15 раз. При этом выигрыш в быстродействии, по сравнениюс внешней программной реализацией дедуктивного анализа, составляет 2 – 3порядка, что практически обеспечивает сервисное обслуживание в реальноммасштабе времени.
Другое,более экономичное решение проблемы, связано с интерактивной модификациейсхемной структуры дедуктивной модели для каждого тест-вектора. Для этогоиспользуется внутренняя память кристалла, где формируется модель по правилам,определенным в (1.2). Мэппинг (см. рис. 1.6) дает дедуктивную функцию, гдеаппаратные затраты равны стоимости функциональности F-IP.
2. Алгоритмическоеи программное обеспечение тестирования пакета кристаллов ГАС
2.1Алгебро-логический метод диагностирования неисправностей
В данномметоде, основная роль отводится технологии граничного сканирования, которая, внастоящее время, внедренная в кристалл, призвана облегчить решение практическивсех задач сервисного обслуживания функциональных модулей системы на кристалле.
Контроллердоступа к внутренним линиям и портам регистра граничного сканированияиспользует ячейку или разряд регистра. В совокупности, число таких ячеек,обеспечивающих в данном случае мониторинг, должно быть равно количествупроблемных наблюдаемых линий проекта, которые необходимы для точногоустановления диагноза.
Основаннаяна регистре граничного сканирования процедура диагностирования использует такжеинформацию из таблицы неисправностей (ТН), которая представляет собой множестводефектов, покрываемых тестовыми наборами. Используя информацию о результатепроведения диагностического эксперимента, которая представлена в виде вектораэкспериментальной проверки (ВЭП): />а также таблицу [12]неисправностей F, выполняется процедура установления диагноза по выражению,записанному в форме произведения дизъюнкций всех дефектов [16], которые могут датьэкспериментальную реакцию в виде V, определенном единичными и нулевымизначениями:
/>
Полученнаяиз таблицы неисправностей КНФ трансформируется к ДНФ с помощью эквивалентных преобразований(логическое умножение, минимизация и поглощение) [11, 16]. В результатеполучается булева функция, где термы – логические произведения – представляютполное множество решений в виде сочетания дефектов (дающих по выходам SoC илиее компоненту вектор экспериментальной проверки V):
/>
Представленнаяпроцедура, в общем случае, диагностирует некоторое подмножество дефектов,которое в дальнейшем нуждается в уточнении путем применения дополнительногозондирования внутренних точек с помощью регистра граничного сканирования.Пример поиска дефектов рассматривается на основе следующей ниже таблицынеисправностей (столбцы – дефекты, строки – тестовые последовательности),которая является продуктом дедуктивного анализа дефектов и вектораэкспериментальной проверки [17]:
/>
Количествоединиц в ВЭП V, формирует число дизъюнктивных термов КНФ (2.2). Каждый терм –построчная запись дефектов (через логическую операцию ИЛИ), оказывающих влияниена выходы функциональности. Уже само представление таблицы в виде аналитическойзаписи – КНФ – дает потенциальную возможность существенно сократить объемдиагностической информации для поиска дефектов. Тем более, последующеепреобразование КНФ к ДНФ на основе тождеств алгебры логики позволяетсущественно уменьшить булеву функцию, что иллюстрируется следующим результатом:
/>
Дляуменьшения количества вычислений при выполнении логического умножения в первойстроке (2.3) исходную запись можно упростить согласно законам булевой алгебры:
/>(2.4)
Полученныйрезультат /> предоставляетвсе возможные решения – покрытия дефектами строк таблицы неисправностей в функциональностиSoC, при условии, что ВЭП имеет все единичные координаты V = (11111). Принимаяво внимание фактическое значение ВЭП, равное V = (11011), выполняетсямоделирование функции F путем подстановки нулевых значений дефектов, которыетеоретически проверяются, но дают в векторе V нулевую координату. Такимиявляются дефекты: />
Окончательныйрезультат определяется следующей функцией:
/> (2.5)
Любоесочетание – конъюнктивный терм ДНФ, приведенный в решении />, покрывает все строкитаблицы неисправностей по определению, поэтому введение любой нулевой строкиобязательно обращает в ноль функцию F. Поэтому корректное решение,соответствующее вектору экспериментальной проверки, должно изначально учитыватьнулевые координаты вектора V. С учетом сказанного из выражения (2.3) на стадиизаписи КНФ необходимо исключить терм />
/>
Результатпредставляет все возможные решения, которые приводят к реакции изделия,определенного заданным ВЭП:
/> (2.7)
Дополнительноемоделирование последней булевой функции дает окончательное решение в видесочетания двух дефектов:
/>(2.8)
2.2Алгоритмизация АЛМ диагностирования неисправностей
АЛМ можетбыть формально рассмотрен на примере следующей таблицы неисправностей M1 ипредставлен в виде пяти пунктов алгоритма:
/>
1.Определение всех строк, соответствующих нулевым значениям ВЭП в целях обнулениявсех единичных координат найденных строк. В данном случае – это одна строка T5.
2.Нахождение всех столбцов, которые имеют нулевые значения координат строк снулевым состоянием ВЭП. Обнуление единичных значений найденных столбцов. Вданном случае: F2, F5, F6.
3. Удалениеиз таблицы неисправностей строк и столбцов, имеющих только нулевые значениякоординат (найденные в пунктах 1 и 2).
/>
4.Построение КНФ по единичным значениям ВЭП:
/>
5.Преобразование КНФ к ДНФ с последующей минимизацией функции. В данном случаеэто приводит к получению искомого результата в виде сочетания неисправностей:
/> (2.10)
Предложенныйалгоритм ориентирован на предварительный анализ ТН, в целях уменьшения объема ипоследующих вычислений, связанных с построением ДНФ, формирующей все решения поустановлению диагноза функциональностей SoC. Дальнейшее уточнение диагнозавозможно только с применением мультизонда на основе регистра граничногосканирования данных [7].
2.3Алгебро-логическая модель диагностирования F-IP
Структурамодулей сервисного обслуживания I-IP для диагностирования дефектов вфункциональных блоках F-IP представлена на рис. 2.1. Компаратор (/>) анализирует выходныереакции модели и реального устройства на входные тестовые векторы, поступающиеот генератора тестов. Несовпадения модельных и экспериментальных реакций натесте формируют единичные координаты ВЭП /> для каждого входного набора.Взаимодействие ВЭП с ТН (/>размерностью /> число тест-векторов, n– количество разрядов boundary scan регистра) и схемной структурой даютмножество линий и элементов, подозреваемые как дефектные на текущем тест-векторе.
/>
Рисунок 2.1– Модель процесса диагностирования F-IP
Дляорганизации вычислительных процессов, приводящих к точному диагнозу, чрезвычайноважна метрика или форма представления исходной информации.
Интересноерешение задачи диагностирования может быть получено путем применения булевойалгебры и таблицы неисправностей M, представляющей собой декартово произведениетеста Т на множество заданных дефектов F, в совокупности с ВЭП V, гдевыполнение задачи покрытия дает максимально точный результат в виде ДНФ, акаждый терм есть возможный вариант наличия в устройстве дефектов. Итак, модельпроцесса диагностирования представлена компонентами:
/>
Решениезадачи диагностирования сводится к анализу ТН, полученной в результатемоделирования дефектов, путем записи логического произведения дизъюнкций (КНФ),записанных по единичным значениям строк таблицы неисправностей (2.1). Далее КНФтрансформируется к ДНФ (2.2) с помощью эквивалентных преобразований. Врезультате получается булева функция, где термы – логические произведения –есть полное множество решений, представляющее собой сочетания дефектов, дающиепо выходам функциональности ВЭП, полученный в результате выполнениядиагностического эксперимента.
Следующаяматрица M = T × F является примером алгебро-логического анализа дефектовна основе ТН в функциональных блоках системы на кристалле, число которых равно10. Тест, длиной 11 входных наборов, проверяет все введенные в таблицунеисправности. Вектор экспериментальной проверки цифрового устройства V = (10001001001),полученный при выполнении диагностического эксперимента, фиксирует несовпадениявыходов устройства по сравнению с моделью (золотым эталоном) на четырех (1, 5,8 и 11) тестовых наборах.
Всоответствии с числом единиц в ВЭП V, формируется количество дизъюнктивныхтермов КНФ, равное 4. Каждый терм есть построчная запись дефектов черезлогическую операцию ИЛИ, оказывающих влияние на искажение выходных сигналовфункциональности.
/>
Далееосуществляется преобразование КНФ к ДНФ на основе правил алгебры логики, чтодает возможность получить результат:
/>
Полученныйрезультат
/> (2.12)
содержит вовсех термах дефект F4, означающий его обязательное присутствие в функциональностиSoC. Если принять гипотезу о существовании одиночного или минимального числакратных дефектов, то предпочтительным является решение, определяемое третьимтермом /> –в схеме существует два дефекта, которые формируют на выходах ВЭП, равный V =(10001001001).
2.4 Уточнениедиагноза F-IP, с помощью моделирования
Полученнаядизъюнктивная форма (2.2) является основной моделью для поиска дефектов. Она невсегда однозначно определяет дефект функциональности, поэтому нуждается впроцедурах, уточняющих диагноз. Прежде всего, следует заметить, что все строки M= T × F, которые отмечены нулевыми значениями ВЭП, можно объединить вдизъюнкцию неисправностей (2.2). Получение формы (2.1) из рассматриваемой ТНдает возможность определить все дефекты, которые не могут присутствовать всхеме:
/>
Анализвыражений, представленных формулами (2.12) и (2.13) приводит к следующимвыводам:
1) Дефекты,которые не могут присутствовать в схеме, определяются в термах ДНФ, полученныхпо нулевым строкам относительно ВЭП;
2) Дефекты,которые имеются в ДНФ, должны быть удалены из функции (2.13);
3)Исключение в данном случае дефекта F5 приводит к разрушению двух термов /> поскольку безнеисправности F5 каждый из них, в отдельности, не сможет сформировать заданный ВЭД;
4) Такимобразом, делается единственный вывод – в схеме присутствует двукратная ошибка,определяемая термом />;
5)Вычислительная сложность получения точного и полного множества решенийопределяется выражением /> – число дефектов.
Обозначивотсутствие конкретной неисправности Fi = 0, можно сформировать входные условиядля ДНФ (2.12) в целях последующей эмуляции (моделирования) функции приследующих начальных условиях:
/> (2.14)
Тогдарезультат моделирования функции /> становится равным />.
В самомделе, если неисправности /> теоретически проверяемые натестовых наборах, дают отрицательный результат – все они не искажают состояниявыходов, то значит – они отсутствуют в схеме. Обоснование данного фактаподтверждается следующими доказательствами.
Лемма 1.Полное множество всех возможных сочетаний дефектов, проверяемых тестом T,определяется как ДНФ, полученная преобразованием конъюнктивной формы:
/>
каждый термкоторой записан по единичным значениям строки ТН [17] M = T × F, имеющейсостояние ВЭП Vi = 1.
Исходнаяинформация, записанная в соответствии с единичными значениями ВЭП, представляетсобой полную модель неисправного поведения реального объекта, которая формируетВЭП с фиксированным числом единиц (строк ТН), равным k. Каждая строка формируетдизъюнкцию дефектов, записанную по ИЛИ. Число таких дизъюнкций равно k, которыелогически перемножаются, образуя полное и непротиворечивое множество событий –дефектов, одновременно присутствующих в схеме. Путем перемножения элементарныхдизъюнкций с последующим упрощением выражений, используя аксиомы />, получаетсяДНФ, которая создает все возможные сочетания, записанные в виде элементарныхконъюнкций. Ввиду тождественности выполненных преобразований полученная функцияпо логике эквивалентна исходной КНФ, а, по сути, есть технологичная формазаписи всех решений – сочетаний дефектов, имеющих место быть в схеме.
Лемма 2. Всепроверяемые в строках таблицы неисправностей M = T × F дефекты,отмеченные нулевыми значениями ВЭП Vi = 0, в реальном объекте отсутствуют.
В самомделе, ТН M = T × F имеет два типа строк: единичные и нулевые относительнозначения ВЭП:
/> (2.16)
Строка pвыявляет наличие в схеме двух дефектов />. Строка q свидетельствует отеоретической проверке неисправностей />, если бы вектор был равен 1: Vq =1. Но фактически сигнал Vq = 0 идентифицирует несущественность дефектов /> для искажениявыходов схемы или данные дефекты отсутствуют в тестируемом изделии. Подставив вфункцию /> нулевыесигналы для />,получаем результат: />.
Аналогично,все дефекты, которые определены в строках, имеющих нулевое значение ВЭП, будут отсутствоватьв схеме. Но если это так, то их следует исключить из ДНФ, записанной поединичным значениям ВЭП. Следовательно, имея термы ДНФ и множество дефектов,которые не могут существовать в схеме для заданного ВЭП, можно выполнитьпроцедуру подстановки нулевых сигналов в переменные элементарных конъюнкцийфункции ДНФ. Но с учетом того факта, что, />, результат подстановки ипоследующих преобразований, в целях получения минимальной функции, будет иметьтолько те термы, которые не имеют переменных – дефектов с нулевым значениемсигналов. Это означает, что из ДНФ будут исключены все дефекты, относящиеся кнулевым, относительно ВЭП, строкам таблицы неисправностей.
Теорема 1.Минимальное множество всех возможных сочетаний дефектов, определяемых по ТН M =T × F, вычисляется путем моделирования ДНФ на множестве начальных условий:
/>
определенныхнулевыми значениями всех проверяемых дефектов, соответствующих нулевым сигналамВЭП.
Всоответствии с леммой 1 полное множество всех возможных сочетаний дефектов,проверяемых тестом, определяется в виде ДНФ:
/>
котораяформирует все решения, удовлетворяющие единичным значениям вектораэкспериментальной проверки Vq = 1. Оно может быть уменьшено за счет исключениятех дефектов, которые теоретически проверяются тестом, но фактически, натестовых наборах они не искажают состояний выходов, что означает их отсутствиев реальной схеме. Следовательно, их можно исключить из термов ДНФ, образующихполное множество всех возможных сочетаний. Механизм такого исключения, согласнолемме 2, заключается в подстановке нулевых значений переменных в термы ДНФ споследующим моделированием (упрощением) функции. Если терм имеет 0-компонентнекоторой переменной Fi, то, согласно алгебре логики, весь терм обращается в 0,что означает его исключение из ДНФ.
В результатеминимизации, на основе учета условий леммы 2, остается минимальная ДНФ,содержащая наименьшее число возможных сочетаний дефектов (одиночных и кратных),которое невозможно сократить без использования дополнительной диагностическойинформации, поступающей от мультизонда на основе boundary scan-регистра.
Такимобразом, предложенный АЛМ диагностирования использует булево исчисление вкачестве базового аппарата для решения задачи покрытия путем получениядизъюнктивной формы, минимизирующейся путем исключения термов, имеющихпеременные дефектов, относящиеся к строкам с нулевыми значениями ВЭП. Длянезначительного числа дефектов в цифровой системе на кристалле вычислительнаясложность позволяет осуществлять поиск неисправностей в реальном масштабе времени.
2.5 Условноедиагностирование F-IP на основе ДНФ
В целяхсущественного уменьшения области подозреваемых дефектов, на практикеиспользуется метод половинного деления [16], основанный на использованииинтерактивной процедуры зондирования внутренних точек контроля, которыеобеспечивают полученную ДНФ дефектов дополнительной информацией для уменьшениямножества дефектов. В данном случае таким зондом может быть регистр граничногосканирования, который способен определить состояние внутренней линии в целяхисключения дефектов или их подтверждения.
Стратегия выбораконтрольной точки ориентирована на примерно половинное деление подозреваемогомножества – исключение на каждом шаге половины дефектов путем моделирования –упрощения исходной ДНФ. Суть метода половинного деления на ДНФ, представляющейвсе возможные сочетания дефектов в схеме, можно продемонстрировать на следующемпримере.
Выбор первойточки контроля, например F9 = 0, превращает булеву функцию /> в уменьшенноевыражение:
/> (2.19)
Если же F9 =1, что означает подтверждение дефекта на линии, то уменьшения размерности ДНФне происходит. Необходимо ориентировать алгоритм выбора точек контроля намаксимальное уменьшение исходной ДНФ после введения начальных условий (Fj = {0,1}) для моделирования. Критерием выбора точки контроля может служитьвзвешенность мощностей ДНФ, полученных после моделирования обоих состоянийпроверки.
Правилавыбора контрольной точки регламентируются следующими утверждениями.
Утверждение1. Если Fj присутствует во всех термах ДНФ, то данный дефект существуетобязательно в схеме – его не следует тестировать. В противном случае, еслипредположить, что проверка будет равна нулю, то все термы обращаются в нуль, аэто противоречит условию существования ненулевых значений ВЭП V.
Утверждение2. В схеме присутствует только одно сочетание дефектов, определенное однимтермом ДНФ. Если найдено одно подтвержденное решение в виде терма ДНФ, тоостальные термы следует исключить из рассмотрения путем их обращения в нуль.
Поэтомузадача минимизации точек контроля сводится к выполнению двух альтернативныхстратегий:
1) Рассмотрениепеременных в термах минимальной длины для подтверждения всех дефектов в термепутем их зондирования;
2) Проверкатаких переменных, которые обращают в нуль максимальное число термов ДНФ.
В случаесуществования функции />, которая имеет терм минимальнойдлины 2, а также переменную F4 во всех термах, единственно лучшим решениембудет проверка F8, которая дает при положительном результате искомое множестводефектов, а при отрицательном – оставшиеся два терма, подлежащие зондированию:
/>(2.20)
Проверка F5дает следующие результаты послезондового моделирования двух вариантов функций:
/> (2.21)
Далее, после(F5 = 1), должны последовать две проверки из трех (F9, F10, F8), которыеубирают все термы, кроме одного, определяющего решение:
/> (2.22)
Критериемокончания процедуры диагностирования является получение одного терма ДНФ,которое идентифицирует наличие кратного дефекта в функциональности цифровойсистемы на кристалле.
Далеепредлагается еще один пример выполнения интерактивной процедуры диагностированияна основе анализа ДНФ:
/> (2.23)
В устройствесуществует кратная неисправность />
Выполняетсяподсчет весов каждой переменной, входящей в ДНФ:
/>
2)Вероятность присутствия в схеме дефектов коррелируется с их весовыми коэффициентами.Следовательно, в целях получения единственного решения в виде терма ДНФ,необходимо выбирать, в качестве точек контроля, переменные, имеющие минимальныйвес, обращающие термы в нулевые составляющие. Следуя сказанному, первая ивторая точки контроля есть (F3, F6), имеющие минимальный вес:
/>
3) Послекаждого шага выполняется перерасчет весовых коэффициентов, корректирующийпоследующие шаги:
/>
Здесьустановлен факт наличия в схеме дефектов (F4, F8), которые уже не подлежатзондированию в соответствии с условием утверждения 1.
Проверкадефекта F2 дает следующий результат:
/> (2.25)
Пересчеткоэффициентов:
/>
предполагаетналичие в схеме дефектов (F1, F4, F8) и дополнительную проверку одной из линий(F9, F10):
/> (2.26)
Таким образом,в результате выполнения четырех зондирований, представленных линиями (F3, F6,F2, F9), был получен точный диагноз – в схеме присутствует кратный дефект: />
2.6 АЛМ для тестированияи ремонта SoC-памяти ГАС
В процессепроизводства и эксплуатации любых видов памяти, используемой в ГАС, необходимыгарантии ее соответствия техническим условиям. Для этого предусмотреновыполнение трех процедур:
1)Тестирование памяти, заключающееся в подаче тестовых воздействий,ориентированных на выявление определенных классов дефектов [5, 6];
2) В случаевозникновения неисправности, необходима дополнительная процедурадиагностирования, позволяющая определить место, причину и вид дефекта;
3) Послеопределения множества дефектов, препятствующих выполнению функции памяти,необходимо активизировать процесс восстановления работоспособности – заменудефектных элементов избыточными резервными компонентами, изначальнонаходящимися на силиконовом кристалле [9, 13].
Отсюдаследует, что упомянутые действия ориентированы на повышение выхода годныхизделий (Yield) без существенных дополнительных временных и материальныхзатрат. Для восстановления работоспособности необходим специальный механизмремонта памяти путем замены дефектных компонентов на исправные из резервасиликонового кристалла.
Процедуратестирования, как правило, осуществляется с помощью BIST-блока (Built-In SelfTest), который представляет аппаратный быстродействующий генератор тестовыхнаборов, а также анализатор (сигнатурный) реакций выходов памяти на тестовыепоследовательности. Анализ восстановления (Repair Analysis) заключается вопределении возможности покрытия дефектных элементов памяти, существующими вналичии резервными компонентами. Модуль памяти представлен двумя частями:
1) Функциональныеячейки, которые непосредственно применяются для хранения данных и программ прииспользовании модуля в системе на кристалле;
2) Резервныеили запасные ячейки, которые предназначены для восстановления работоспособностипамяти в случае отказов функциональных ячеек.
Функциональныеи резервные ячейки объединяются в столбцы и строки. При обнаружении дефектастрока (столбец), содержащая дефектный элемент, отключается от функциональной структурыячеек памяти, а на ее место подключается строка (столбец) из резерва кристалла.Поскольку количество резервных компонентов ограничено, необходим специальныймеханизм, позволяющий эффективно распределять ресурсы восстановленияработоспособности в целях обеспечения покрытия дефектных элементов памятиминимально возможным количеством избыточных столбцов и строк.
Описаннаявыше процедура поиска, может быть реализована как в качестве встроенного модулявосстановления работоспособности, так и внешнего – по отношению к кристаллу. Вовтором случае, данные об ошибках поступают извне, обрабатываются и передаютсяконтроллеру, обеспечивающему восстановление памяти. Это приводит к значительнымпотерям времени. Поэтому предпочтение отдается on-chip реализации модуля, когдаданные об ошибках передаются непосредственно из BIST. Такой механизм носитназвание BIRA (Built-In Repair Analysis) [9, 11] – встроенный анализвосстановления работоспособности.
Ремонтпамяти осуществляется с помощью отключения дефектных элементов (строк истолбцов матрицы) путем электрического плавления перемычек и подключениярезервных. Процесс пайки может быть электрическим или лазерным [12]. Устройствоэлектрической пайки имеет меньшие габаритные размеры, чем лазерной, иприменяется чаще. Пайка перемычек выполняется с помощью набора инструкций, хранящихсяв постоянной памяти внутри чипа (hard repair) или в оперативной памяти (softrepair) [9, 10, 13].
Soft repairимеет ряд преимуществ: при возникновении ошибки новая исправленная инструкция можетбыть легко записана в память; обеспечивается экономное использование площади кристаллаи достаточная надежность [19].
Hard repairпозволяет использовать упрощенный производственный тест и обеспечиваетобнаружение ошибок, которые в силу определенных обстоятельств не могут бытьзафиксированы при soft repair, например перегрев.
Структурапроцессов встроенного анализа и (soft repair) самовосстановления памяти – BISR(Built-In Self Repair) – [9 – 10] представлена на рис. 2.2.
1)Активизация чипа, заполнение регистра BISR нулевыми значениями.
2) Запускконтроллера BIST. Тестирование памяти и накопление информации о дефектныхячейках в регистре BIRA.
3) Передачаинформации о дефектных ячейках в регистр BISR для последующей перепайки.
4)Сканирование BIRA-регистров, содержащих статус восстановления, контроллеромBIST для получения информации о дефектах.
/>
Рисунок 2.2– Схема встроенного анализа и восстановления памяти
5) Запускконтроллера пайки в режиме записи и передача из BISR инструкций восстановления.
6)Перезагрузка чипа. Запись в регистр BISR информации о пайке перемычек, заменадефектных строк и столбцов резервными компонентами.
7) Запускконтроллера BIST в целях повторного тестирования памяти и проверки правильностирезультата восстановления.
Функция целиZ данного исследования, исходя из современных достижений в области оперативноговосстановления памяти, может быть сформулирована следующим образом: минимизациястоимости восстановления (аппаратурных затрат) модуля памяти M = | Mij | впроцессе эксплуатации систем на кристаллах путем использования АЛМ минимизациипокрытия множества дефектных ячеек памяти системой резервных элементов вусловиях ограничений N на количество последних:
/> (2.27)
где /> – стоимостьi-го варианта решения восстановления модуля памяти M = | Mij | с помощьюминимального подмножества строк и столбцов /> резерва кристалла, покрывающегомножество F дефектных ячеек памяти />
Далеерассматривается метод получения минимального покрытия на примере матрицы памятис пятью дефектными ячейками [11], двумя резервными строками и одним столбцом(см. рис. 2.3).
/>
Рисунок 2.3– Матрица памяти с дефектными ячейками и резервом
Каждый резервныйкомпонент (строка или столбец) способен восстановить работоспособность от однойдо n дефектных ячеек, принадлежащих строке или столбцу.
Идея методасводится к оптимальному замещению дефектных элементов матрицы памяти, путемрешения задачи покрытия дефектов-столбцов резервом строк. Для иллюстрацииметода первоначально предлагается воспользоваться матрицей покрытия заданныхнеисправностей F некоторым количество строк (это могут быть тестовые наборы,резервные строки) X, причем:
/> (2.28)
Пусть заданаматрица Y, имеющая вид />:
/>
Точноерешение задачи покрытия неисправностей минимальным числом резервных строкпамяти основывается на синтезе булевой функции, записываемой как конъюнкциядизъюнкций по конституентам единиц, соответствующих столбцам приведенной вышематрицы:
/>
В данномслучае аналитическая запись в виде булевой функции, представленной в виде КНФ,есть исходная модель, содержащая полное множество решений задачи покрытия,которая решается путем нахождения ДНФ. Для этого выполняется процедурапреобразования КНФ в ДНФ путем перемножения всех термов. В результатеэквивалентных преобразований, выполненных по правилам алгебры логики,получается булева функция, содержащая все возможные покрытия неисправностей,описанные с помощью четырех вариантов комбинаций строк:
/>
Минимальноерешение задачи покрытия содержит всего три резервных строки, с помощью которыхпокрывается 8 дефектов в матрице памяти: />
Дляиспользования предложенного метода восстановления работоспособности памяти,необходимо иметь в виду, что каждый дефект Fi в матрице памяти принадлежит какстроке, так и столбцу. Поэтому преобразование топологической модели дефектовпамяти к матрице покрытия неисправностей, заключается в присвоении каждомудефекту номеров строк и столбцов, которые искажаются данной неисправностью.
Для примера(рис. 2.4), где имеется 5 дефектных ячеек, покрываемых тремя столбцами ичетверкой строк.
/>
Рисунок 2.4– Матрица памяти с дефектными ячейками
Преобразованиетрансформирует матрицу памяти к таблице покрытия, где левый столбец задаетвзаимно-однозначное соответствие между координатами дефекта, в номерах строк истолбцов матрицы памяти и строками покрытия неисправностей:
/>
Иначе,топология матрицы памяти из двумерной метрики трансформируется в одномернуюструктуру строк, обладающими определенными покрывающими свойствами,относительно столбцов неисправностей.
Последующаязапись булевой функции формирует логическое произведение дизъюнкций, записанныхпо конституентам единиц, соответствующих столбцам упомянутой выше матрицы />:
/>
Эквивалентныепреобразования позволили упростить достаточно сложную конструкцию – КНФ – сполучением минимального множества всех решений, число которых, в данном случае,равно шести. Подмножество минимальных решений определяется тремя конъюнктивнымитермами, каждый из которых содержит 3 резервных элемента для восстановленияработоспособности матрицы памяти: />
2.7Формализация АЛМ ремонта памяти
Функция целиопределяется как минимизация резервных компонентов матрицы памяти (S – spare),необходимых для восстановления ее работоспособности в процессе функционированияцифровой системы на кристалле путем синтеза ДНФ покрытия дефектных элементов споследующим выбором минимального конъюнктивного терма />, удовлетворяющего ограничениям почислу резервных строк и столбцов />, входящих в состав логическогопроизведения:
/>
где каждыйрезультирующий конъюнктивный терм функции Y составлен из идентификаторов строки столбцов />,покрывающих все дефекты в матрице памяти. Лучшее решение есть терм минимальнойдлины по Квайну, в котором содержатся как строки, так и столбцы, покрывающиевсе дефекты. В частности, решение может не содержать строк (столбцов), когдадля ремонта памяти достаточно только существующих столбцов (строк) из резерваматрицы памяти. Модель процесса определения минимального числа резервныхкомпонентов, покрывающих все обнаруженные дефекты в матрице памяти, сводится кследующим пунктам:
1.Преобразование двумерной модели дефектов матрицы памяти в таблицу покрытиядефектов резервными строками и столбцами матрицы.
Длядостижения поставленной цели рассматривается топологическая модель памяти ввиде матрицы, идентифицирующей обнаруженные дефекты:
/> (2.34)
Здеськоордината матрицы отмечается 1, если функция исправного поведения ячейки натесте дает единичное значение, то координата идентифицируется дефектной. Послефиксации всех дефектов выполняется построение таблицы покрытия дефектов, /> где столбцысоответствуют множеству установленных дефектов m, а строки есть номера столбцови строк матрицы памяти, которые имеют дефекты:
/>(2.35)
Вместокомпонентов двумерной метрики C и R используется одномерный вектор,сконкатенированный из двух последовательностей C и R, мощность которого равна n= p + q:
/>
При этоммежду элементами исходных наборов (C, R) и результирующим вектором Х существуетвзаимно однозначное соответствие, установленное в первом столбце матрицы Y.Следует заметить, что преобразование X = C * R выполняется лишь для удобстварассмотрения и последующего построения ДНФ в рамках единообразия переменных,формирующих булеву функцию. Если данную процедуру не выполнять, то функциябудет определена на двух типах переменных, содержащих столбцы и строки матрицыпамяти.
2.Построение КНФ для аналитического, полного и точного решения задачи покрытия.
Послеформирования матрицы покрытия, содержащей нулевые и единичные координаты,выполняется синтез аналитической формы покрытия путем записи КНФ по столбцам.Здесь число конъюнктивных термов, равно количеству столбцов таблицы, а каждаядизъюнкция записывается по единичным значениям рассматриваемого столбца:
/>
Изпоследнего выражения видно, что каждый столбец имеет только две координаты,имеющие единичное значение, а число логических произведений равно общему числудефектов m, обнаруженных в матрице памяти.
3.Преобразование КНФ к ДНФ.
Данноепреобразование даёт возможность увидеть все решения задачи покрытия. Для этогок КНФ необходимо применить операцию логического умножения и правила минимизации(поглощения) для получения ДНФ:
/>
Здесьпредставлена обобщенная запись ДНФ, где в пределе число термов равно />, n – числострок в обобщенном множестве (C, R) или количество переменных Х в матрице Y, намножестве которых формируются все решения – покрытия дефектов резервнымикомпонентами; если /> при /> принимает значение нуля, топеременная /> превращаетсяв несущественную.
4. Выборминимальных и точных решений задачи покрытия.
Данный выбор связан сопределением конъюнкций минимальной длины в полученной ДНФ. Последующеепреобразование к строкам и столбцам матрицы памяти, на основе использованияранее введенного соответствия, даёт возможность записать минимальное покрытие илиих совокупность в двумерной метрике строк и столбцов, отвечающие условиям(ограничениям) функции цели на количество резервных компонентов.
Далее предлагаетсяиллюстрация модели процесса восстановления работоспособности матрицы памяти вчасти определения минимального числа резервных компонентов, покрывающих вседефекты. Матрица памяти с дефектами и резервом [11] представлена на рис. 2.3.
Матрица имеет ограниченияна возможность диагностирования и восстановление работоспособности десятидефектных ячеек, которые определяются двумя строками и пятью столбцами. Всоответствии с пунктом 1 модели процесса определения минимального числарезервных компонентов, покрывающих все обнаруженные дефекты в матрице памяти,строится таблица покрытия десяти дефектов /> одиннадцатью строками, представленнымив виде конкатенации подмножеств С и R, находящихся во взаимно-однозначном соответствиис вектором переменных Х:
/>
Далее, в соответствии стаблицей покрытия выполняется построение КНФ, термы которой записаны поединичным значениям столбцов.
/>
Последующиепреобразования, связанные с получением ДНФ основываются на применении законов итождеств булевой алгебры, которые позволяют выполнить логическое перемножениевсех десяти сомножителей, последующую минимизацию термов ДНФ путем примененияоператора сограней, аксиом поглощения, исключения одинаковых термов. Опустивпромежуточные вычисления, окончательный результат представим в следующем виде:
/>
Выбор термовминимальной длины, содержащих 5 переменных, формирует множество оптимальных(минимальных) решений, имеющих вид:
/> (2.41)
Трансформированиеполученной функции к покрытию, содержащему обозначения переменных в виде строки столбцов матрицы памяти, позволяет представить решения в следующей форме:
/> (2.41)
Всеполученные минимальные решения удовлетворяют требованиям по ограничениям начисло резервных компонентов, определенных числами:
/> (2.42)
Другиерешения, определенные в ДНФ, не представляют интереса, поскольку они имеютнеоптимальное покрытие дефектных ячеек, определяемое числом переменных (строки+ столбцы) в термах более пяти. Последующая технология встроенного ремонтадефектных ячеек заключается в электрическом перепрограммировании дешифратораадреса столбца или строки матрицы памяти. Применительно к памяти, изображеннойна рис. 2.3, процедура записи или считывания информации при обращении к любойячейке столбца 2 будет переадресована к резервному столбцу 11. Соответственнопоследнему полученному решению в виде первого терма ДНФ функции Y, будутзаменены и другие дефектные столбцы на исправные из резерва памяти: 3 – на 12;5 – на 13; 7 – на 14, 8 – на 15.
Вычислительнаясложность АЛМ восстановления работоспособности в части решения задачи покрытияопределяется следующим выражением:
/> (2.43)
где /> – затраты,связанные с синтезом ДНФ путем логического перемножения исключительнодвухкомпонентных дизъюнкций (координата дефекта определяется номером строки истолбца), число которых равно количеству дефектных ячеек; /> – верхняя границавычислительных затрат, необходимых для минимизации полученной ДНФ на предельноммножестве переменных, равном суммарному числу строк и столбцов />
В худшемслучае, когда координаты всех дефектных ячеек по строкам и столбцам некоррелированы, – уникальны, например, диагональные дефекты, вычислительнаясложность матричного метода становится зависимой только от числа дефектныхячеек, а ее аналитическая запись трансформируется к следующему виду:
/>(2.44)
Если вместомощности множества дефектов записать их число, равное m, тогда предыдущеевыражение представляется в более простой форме:
/> (2.45)
Согласнотехнологии встроенного сервисного обслуживания функциональных модулей цифровыхсистем на кристаллах, матричный метод восстановления работоспособности наоснове решения задачи покрытия имплементируется в кристалл в качестве одного изкомпонентов I-IP (Infrastructure Intellectual Property), нацеленного наподдержание работоспособности матричной памяти SoC.
Выводы
SoC-микросхемы,в ближайшем будущем, будут составлять более 90% объема кристалла,ориентированного на использование гибких программных средств в ГАС.
Актуальнойпредставляется разработка не только средств быстрого и точногодиагностирования, но и создание технологий для осуществления ремонта дефектныхячеек, встроенными средствами сервисного обслуживания в реальном времени и навсех стадиях жизненного цикла изделия. Это позволит существенно уменьшить числовыводов чипа, повысить выход годной продукции, уменьшить время выхода изделияна рынок, сократить затраты на сервисное обслуживание, а также исключитьвнешние средства диагностирования и ремонта.
В процессе написанииквалификационной работы бакалавра, была достигнута поставленная цель работы,посредством выполнения следующих этапов:
рассмотрен АЛМи, соответствующий ему, алгоритм встроенного диагностирования дефектов вфункциональных блоках SoC, использующий предварительный анализ ТН в целяхуменьшения её объема и последующих вычислений, связанных с построением ДНФ,формирующей все решения по установлению диагноза функциональностей SoC;
выполнена сокращеннаяинфраструктура сервисного обслуживания функциональностей SoC, отличающаясяминимальным набором процессов встроенного диагностирования в реальном масштабевремени и дает возможность осуществлять сервисы:
тестированиештатных функций на основе генерируемых входных последовательностей ATPG ианализ выходных реакций;
диагностированиес заданной глубиной поиска дефектов путем использования мультизонда стандартаIEEE 1500;
моделирование(Fault Simulation) неисправностей в целях обеспечения выполнения первых двухпроцедур на основе ТН FDT;
описана мэппинг-модельпроцесса синтеза дедуктивной структуры, отличающаяся использованием библиотекидедуктивных компонентов, покрывающих все стандартизованные конструктивы функциональностей,которыми оперирует разработчик, что дает возможность создавать вавтоматизированном режиме дедуктивную модель функциональностей цифровой системына кристалле;
описанамэппинг-модель процесса синтеза тестов, отличающаяся использованием библиотекивстроенных тестовых генераторов для функциональностей DSP SoC, что даетвозможность существенно уменьшить время построения тестов, предназначенных дляверификации функциональностей и проверки дефектов.
АЛМвосстановления работоспособности памяти основывается на решении задачи покрытиядефектных ячеек резервными элементами путем использования аппарата булевойалгебры. Метод имеет квадратичную вычислительную сложность и может бытьаппаратурно реализован как в программном исполнении за пределами кристалла, таки внутри него в виде дополнительного сервисного модуля коррекции дефектов,позволяющего автоматически выполнять восстановление работоспособности элементовпамяти в процессе функционирования.
Также вработе рассмотрено априорное задание таблицы неисправностей в виде булевойфункции, с точки зрения компактности, которая на конкретном ВЭПтрансформируется в компактную запись, определяющую термы ДНФ, как все возможныерешения неисправных компонентов, подлежащих ремонту.
Перечень ссылок
1. Хаханов В.И., ХахановаА.В., Литвинова Е.И. Алгебро-логический метод ремонта встроенной памяти SoC //Відмовостійкі системи. – №1. – 2008. – С. 99 – 109.
2. Хаханов В.И., ХахановаИ.В. VHDL + Verilog = Синтез за минуты. Харьков: СМИТ, 2007. – 264 с.
3. Zorian Y.What is Infrustructure IP // IEEE Design & Test of Computers. – May – June2002. P. 5 – 7.
4. Zorian Y.,Gizopoulos D. Gest editors’ introduction: Design for Yield and reliability //IEEE Design & Test of Computers. – May – June 2004. – P. 177 – 182.
5. RashinkarP., Paterson P., Singh L. System-on-chip Verification: Methodology andTechniques, – Kluwer Academic Publishers, 2002. – 393 р.
6. Хаханов В.И.Инфраструктура диагностического обслуживания SoC // Вестник Томскогогосударственного университета. – №4(5). – 2008. – С. 74 – 101.
7. IEEE 1500 Web Site.[Электрон. ресурс]. – Режим доступа: – http: // grouper.ieee.org/groups/1500/.
8. Автоматизациядиагностирования электронных устройств / Ю.В. Малышенко и др. / Под ред. В.П. Чипулиса. – М.: Энергоатомиздат, 1986. – 304 с.
9. ShoukourianS., Vardanian V., Zorian Y. SoC Yield Optimization via an Embedded-Memory Testand Repair Infrastructure // IEEE Design and Test of Computers. – 2004. – P.200 – 207.
10. Zorian Y.,Shoukourian S. Embedded-Memory Test and Repair: Infrastructure IP for SoC Yield// IEEE Design and Test of Computers. – 2003. – P. 58 – 66.
11. Парфентий А.Н.,Хаханов В.И., Литвинова Е.И. Модели инфраструктуры сервисного обслуживанияцифровых систем на кристаллах // АСУ и приборы автоматики. – Вып. 138. – 2007.– С. 83 – 99.
12. HahanovV., Kteaman H., Ghribi W., Fomina E. HEDEFS – Hardware embedded deductive faultsimulation // Proc. volume from the 3-rd IFAC Workshop, Rydzyna, Poland. – 2006.– P. 25 – 29.
13. Youngs L.,Paramanandam S. Mapping and Repairing Embedded-Memory Defects // IEEE Designand Test of Computers. – 1997. – P. 18 – 24.
14. BergeronJ. Writing testbenches: functional verification of HDL models. –Springer, 2003.– 512 р.
15. DaSilva F.,Zorian Y., Whetsel L. Overview of the IEEE P1500 Standard // ITC InternationalTest Conference. – 2003. – P. 988 – 997.
16. Rossen K.Discrete Mathematics and its Applications. – McGraw Hill, 2003. – 824 p.
17. Бондаренко М.Ф.,Кривуля Г.Ф., Рябцев В.Г., Фрадков С.А., Хаханов В.И. Проектирование идиагностика компьютерных систем и сетей. – К.: НМЦ ВО, 2000. – 306 c.
18. Zhong Y.,Dropsho S.G., Shen X., Studer A., Ding C. Miss Rate Prediction Across ProgramInputs and Cache Configurations // IEEE Trans. on Computers. – 2007. – P. 328 –343.
19. HamdiouiS., Gaydadjiev G.N., Van de Goor A.J. The State-of-the-art and Future Trends inTesting Embedded Memories // Records IEEE Intern. Workshop on MemoryTechnology, Design, and Testing, San Jose, CA. – August 2004. – P. 54 – 59.
20. IEEE-1800.IEEE Standard for System Verilog Language. – 2005. – 586 p.
21. DensmoreD., Passerone R., Sangiovanni-Vincentelli A. A Platform-Based taxonomy for ESLdesign // Design & Test of computers. – September – October 2006. – P. 359– 373.
22. Методические указанияк дипломному проекту для студентов специальности 8.091402 «Гибкие компъютерныесистемы и робототехника» Упоряд. В.В. Токарев, О.М. Цимбал. – Харьков: ХНУРЭ,2003. – 40 с.
23. Державний стандартУкраїни. ДСТУ 3008-95. Документація. Звіти у сфері науки і техніки. Структура іправила оформлення. Чинний від 01.01.96. – К.: Держстантдарт, 1995. – 60 с.
24. ГОСТ 2.105 – 2001.Единая система конструкторской документации. Общие требования к текстовымдокументам. – М.: Из-во стантдартов, 2001. – 76 с.
25. Единая системаконструкторской документации: Справ. пособ. / С.С. Борушек А.А. Волков, М.М.Ефимова и др. — 2-е изд., перераб. и доп. – М.: Изд-во стандартов, 1989. – 352с.