/>/> КУРСОВАЯ РАБОТА
дисциплина«Вычислительная техника»
на тему
Исследованиеарифметико–логического утройства для выполнения логических операций
Выполнил: Бородулин
Пермь, 2010г.
СОДЕРЖАНИЕ
ВВЕДЕНИЕ
1ОПИСАНИЕ АРИФМЕТИКО–ЛОГИЧЕСКОГО УСТРОЙСТВА
2ОПИСАНИЕ БЛОКА РЕГИСТРА
3ПРОЕКТИРОВАНИЕ СУММАТОРА
ЗАКЛЮЧЕНИЕ
СПИСОКЛИТЕРАТУРЫ
ВВЕДЕНИЕ
Рассмотрим особенностьреализации арифметико-логического устройства компьютера на примерепроектирования АЛУ для выполнения логических операций. Классическая ЭВМ состоитиз трех основных устройств: арифметико-логического устройства, устройствауправления и запоминающего устройства. Рассмотрим особенность структуры арифметико-логическогоустройства. В современных ЭВМ арифметико-логическое устройство не являетсясамостоятельным схемотехническим блоком. Оно входит в состав микропроцессора,на котором строится компьютер. Однако знание структуры и принципов работы АЛУвесьма важно для понимания работы компьютера в целом.
В микропроцессорнойсистеме есть арифметико-логическое устройство для выполнения логическихопераций над числами (операндами, словами) выполняются в главной частипроцессора — арифметико-логическом устройстве (АЛУ)
Все арифметическиедействия с двумя числами (сложение, вычитание, умножение, деление) сводятся вАЛУ к операции сложения или вычитание.
Упрощенная структураЭВМ содержит следующие основные устройства: арифметико-логическое устройство,память, управляющее устройство, устройство ввода данных в машину, устройствовывода из нее результатов расчета и пульт ручного управления.
В данном курсовомпроекте я буду рассматривать работу многофункционального арифметико-логическогоустройства (АЛУ). АЛУ для выполнения логических операций, они служат для выполненияарифметических и логических преобразований над словами, называемыми в этомслучае операндами, а также арифметические операции.
Быстродействие АЛУ во многомопределяет производительность процессора.
Целью данной курсовойработы является исследование и принцип работы арифметико-логического устройствадля выполнения логических операций.
Основными задачамиявляются:
1. исследовать арифметико-логическогоустройства для выполнения логических операций;
2. привести условно–графическоеобозначение микросхемы регистра, входящего в состав арифметико-логическогоустройства;
3. описать принципработы арифметико-логического устройства;
4. рассмотретьлогическую схему регистра;
5. проанализироватьпринцип записи, чтения и хранения информации в регистре;
6. указать на схемесигналы, передаваемы на информационные входы регистра; указать номера и типывходов, на которые подаются управляющие сигналы в режиме записи; указать навыходах двоичное число, зафиксированное в регистре после выполнения сдвига влевона 4 разряда; указать номер входа, на который поступают импульсы сдвига;
7. проанализироватьработу сумматора входящего в арифметико-логического устройства;
8. построить логическуюсхему сумматора;
9. описать принципработы сумматора
1. ОПИСАНИЕ АРИФМЕТИКО–ЛОГИЧЕСКОГОУСТРОЙСТВА
Арифметико-логическоеустройство (АЛУ) — центральная часть процессора, выполняющая арифметические илогические операции.
АЛУреализует важную часть процесса обработки данных. Она заключается в выполнениинабора простых операций. Операции АЛУ подразделяются на три основные категории:арифметические, логические и операции над битами. Арифметической операциейназывают процедуру обработки данных, аргументы и результат которой являютсячислами (сложение, вычитание, умножение, деление...). Логической операциейименуют процедуру, осуществляющую построение сложного высказывания (операции И,ИЛИ, НЕ...). Операции над битами обычно подразумевают сдвиги.
АЛУсостоит из регистров, сумматора с соответствующими логическими схемами иэлемента управления выполняемым процессом. Устройство работает в соответствии ссообщаемыми ему именами (кодами) операций, которые при пересылке данных нужновыполнить над переменными, помещаемыми в регистры.
Арифметико-логическоеустройство функционально можно разделить на две части:
а)микропрограммное устройство (устройство управления), задающеепоследовательность микрокоманд (команд);
б)операционное устройство (АЛУ), в котором реализуется заданная последовательностьмикрокоманд (команд).
/>
Рисунок.1 Структурная схема АЛУ
Структурнаясхема АЛУ и его связь с другими блоками машины показаны на рисунке 1. В составАЛУ входят регистры Рг1 — Рг7, в которых обрабатывается информация, поступающаяиз оперативной или пассивной памяти N1, N2, ...NS; логические схемы,реализующие обработку слов по микрокомандам, поступающим из устройствауправления.
Законпереработки информации задает микропрограмма, которая записывается в виде последовательностимикрокоманд A1,A2, ..., Аn-1,An. При этом различают два вида микрокоманд:внешние, то есть такие микрокоманды, которые поступают в АЛУ от внешнихисточников и вызывают в нем те или иные преобразования информации (на рис. 1микрокоманды A1,A2,..., Аn), и внутренние, которые генерируются в АЛУ ивоздействуют на микропрограммное устройство, изменяя естественный порядокследования микрокоманд. Например, АЛУ может генерировать признаки в зависимостиот результата вычислений: признак переполнения, признак отрицательного числа,признак равенства 0 всех разрядов числа др. На рис. 1 эти микрокомандыобозначены р1, p2,..., рm.
Результатывычислений из АЛУ передаются по кодовым шинам записи у1, у2, ..., уs, в ОЗУ.Функции регистров, входящих в АЛУ: Рг1 – регистр (или сумматоры) — основнойрегистр АЛУ, в котором образуется результат вычислений; Рг2, РгЗ — регистрыслагаемых, сомножителей, делимого или делителя (в зависимости от выполняемойоперации); Рг4 — адресный регистр (или адресные регистры), предназначен длязапоминания (иногда и формирования) адреса операндов и результата; Ргб — kиндексных регистров, содержимое которых используется для формирования адресов;Рг7 — i вспомогательных регистров, которые по желанию программиста могут бытьаккумуляторами, индексными регистрами или использоваться для запоминанияпромежуточных результатов.
Частьоперационных регистров является программно-доступной, то есть они могут бытьадресованы в команде для выполнения операций с их содержимым. К ним относятся:сумматор, индексные регистры, некоторые вспомогательные регистры.
Остальныерегистры программно-недоступные, так как они не могут быть адресованы впрограмме. Операционные устройства можно классифицировать по видуобрабатываемой информации, по способу обработки информации и логическойструктуре.
АЛУможет оперировать четырьмя типами информационных объектов: булевскими (1 бит),цифровыми (4 бита), байтными (8 бит) и адресными (16 бит). В АЛУ выполняется несколько различных операций пересылки или преобразования этих данных. Так какиспользуется 11 режимов адресации (7 для данных и 4 для адресов), то путемкомбинирования «операция/ режим адресации» базовое число команд 111расширяется до 255 из 256 возможных при однобайтном коде операции.
2. ОПИСАНИЕ БЛОКАРЕГИСТРА
Взадании используются универсальные регистры, разрядность которых (n)можно определить по количеству выходов. В регистре к1500ир141 имеется 4 выходовследовательно разрядность регистра (n)будет равна 4 Микросхема к1500ир141 представляет собой регистр, состоящий из 4 D-тиггеров.Выходы М01 и М02 позволяют выбрать один из четырех режимов работы регистра:загрузка данных, хранение данных, сдвиг данных в лево или в право. Все операции(кроме хранения) происходят по положительному перепаду на тактовом входе С.Регистр имеет 2 последовательных входа SIL(вход данных для сдвига в право) и SIR(вход данных для сдвига влево). При напряжении высокого уровня на входах М01 иМ02 регистр хранит данные независимо от сигналов на других входах. Условнографическое обозначение микросхемы к1500ир141 представлено на рисунке 2.
/>
Рисунок 2-Условнографическое обозначение микросхемы к1500ир141 и обозначение входов и выходов
Для данной микросхемысуществуют 2 способа записи информации последовательный и параллельный. Припоследовательном способезаписи сигнал V должен быть низкого уровня, а код, который записывается, долженпоступать на вход D0. С каждым тактовым импульсом М01входной код продвигается на один разряд в сторону старшего разряда. Припараллельном способе записи кодподается на входы D4-D1. Запись проводится в паузе между тактовыми импульсами М01при V=1 импульсом М02.Если после записи число нужно сдвинуть, то регистр переводят в режим сдвига сигналомV=0 и руководят с помощью импульсов М01.При условии, что Q1 — выход младшего разряда, а Q4 — старшего, информация врегистре сдвигает влево (обратной сдвиг). Но он может быть преобразован и врегистр со сдвигом вправо (прямой сдвиг). Для этого необходимо выполнитьследующие внешние соединения: D3 с Q4, D2 с Q3, D1 с Q2. Код записывают повходу D4 при V = 1, а руководят регистром тактовыми импульсами М02.Таким образом, в рассмотренном регистре выполняются условия как прямого, так и обратногосдвигов. Регистр имеет выходы от всех разрядов, чтопозволяет считывать записанный код как в последовательной, так и в параллельнойформах представления информации во времени.
/>
Рисунок 3 – Логическаясхема регистра к1500ир141
Регистр к1500ир141 являетсяуниверсальными (регистр общего назначения), он может использоваться длявременного хранения любых данных, при этом позволять работать как с регистромцеликом, так и отдельно и с каждой его половиной, (регистры АН, ВН, СН, DH — старшие (High) байты, а регистры AL, BL, CL, DL — младшие (Low) байты,соответствующих двухбайтовых регистров). Но также универсальный регистр к1500ир141может использоваться и как специальный при выполнении некоторых конкретныхкоманд программы.
В данной работетребуется рассчитать сигналы на выходе микросхемы к1500ир141 после подачи навход двоичного сигнала 1110 при сдвиге влево на 4 разряда. При сдвиге влевопроисходит смещение операнда на более уровень а на его место устанавливаетсясигнал 0. Процесс сдвига показан в таблице 2.
Таблица2 – процесс сдвига влево на 4 разряда.
Входтриггера Q4 Q3 Q2 Q1
/>/>/>Число сдвига 1 1 1 0
Числопосле 1-го сдвига 1 1 0 0
Числопосле 2-го сдвига 1 0 0 0
Числопосле 3-го сдвига 0 0 0 0
Числопосле 4-го сдвига 0 0 0 0
Результатомсдвига будет двоичное число 0000. 3. ПРОЕКТИРОВАНИЕСУММАТОРА
Параллельныечетырехразрядных сумматоры предназначены для одновременного суммирования двухчетырехразрядных чисел и характеризуются различными способами передачи сигналовпереноса от младших разрядов сумматора к старшим.
Четырехразрядныесумматоры выполняют операцию арифметического сложения двух четырехразрядныхдвоичных чисел. Количество входов и выходов сумматора определяется разрядностьюслагаемых. Быстродействие сумматора определяется временами распространениесигнала через все его элементы, и потому оно значительно ниже быстродействияэлементов.
/>
Рисунок 4 – Двоичныйсумматор К555ИМ3
13-ввход переноса;10,11,8,7,3,4,1,16-входы ;12-общий; 9,6, 2, 15-выходы суммы; 5-UЛвыход переноса.
Необходимоспроектировать сумматор, который имеет модель типа К555ИМ3. Для того чтобыузнать сигналы на выходе четырехразрядного сумматора К555ИМ3 при подаче навходы сигналов 0100 и 1101, необходимо сложить эти числа.
С= 0011 — первое слагаемое
+
D= 1100 — второе слагаемое
__ _ _ _ _ _ _ _ _ _ _ _ _ _ _
С+D= 01111 — сумма
Таблица1 – сигналы на сумматоре поле выполнения операции
Суммаэтих чисел и будет на выходе сумматора. Сигналы на входе и выходе сумматорапоказаны на рисунке 5DD2 A4 P4 B4 1 A3 1 S4 1 B3 1 A2 1 S3 1 B2 1 A1 S2 1 B1 1 P0 S1 1
Дляпостроение 8 разрядного сумматора необходимо соединить 2 четырехразрядныхсумматора К555ИМ3, способом, показанным на рисунке 5
/>
Рисунок5 – Способ построения 8 разрядного сумматора на базе двух четырехразрядныхсумматора К555ИМ3
Припостроении сумматора для восьмиразрядных чисел нужно учитывать, что на входыэтого сумматора слагаемые поступают параллельно, а перенос между разрядамипередается последовательно.
Длярасчета сигналов на выходе восьмиразрядного сумматора при подаче на входсигналов 11110000 и, 00000001 необходимосложить эти числа.
Выполнимсложение двух восьмиразрядных чисел С и D.
С= 1111 0000 — первоеслагаемое
+
D= 0000 001 — второеслагаемое
/>/> __ _ _ _ _ _ _ _ _ _ _ _ _ _ _
С+D= 01111 0001 — сумма
2 тетрада 1 тетрада
1тетрада – 4 младших разряда числа
2тетрада – 4 старших разряда числа
Длясложения старшие разряды чисел С и Dпоступают на информационные входы микросхемы DD2,а цифры младших разрядов – на входы DD1параллельным способом. Сигналы на выходах и входах микросхему после выполненияоперации показаны на таблице 2
Таблица2 – Значения сигналов на выходах и входах микросхему К555ИМ3 после выполнениясложения 11110000 и 00000001.DD2 A4 P4 B4 1 A3 S4 1 B3 1 A2 1 S3 1 B2 A1 1 S2 1 B1 P0 1 S1 1 DD1 A4 P4 B4 1 A3 S4 B3 1 A2 1 S3 B2 A1 1 S2 B1 P0 S1 1
Выполнимперевод результата сложения из двоичной системы счисления в десятичную,восьмеричную и шестнадцатеричную системы счисления. Для удобства сначалапереведем число в шестнадцатеричную систему счисления, затем в десятичную ивосьмеричную системы счисления.
Дляперевода двоичного числа в шестнадцатеричную систему счисления необходиморазложить число на тетрады и перевести его в шестнадцатеричную системусчисления, затем сложить их согласно приоритету тетрада.
/>
Дляперевода в десятичную систему счисления необходимо разложить шестнадцатеричноечисло на разряды, затем каждый разряд, начиная с младшего умножить на 16 встепени старшинства разряда начиная с нулевой степени, после чего сложитьрезультат.
f1(16)= 15* 161 + 1*160=241(10)
Результат:241(10)
Дляперевода из десятичной системы счисления в восьмеричную необходимо разделитьдесятичное число на 8 до деления без остатка, результатом будет число сложноеиз остатков от деления, начиная с последнего остатка
/>
/>241 8
240 30 8
/>/> 1 24 3 6
Результат361(8)
Результатырасчетов:
/>/>/>011110001(2) 24110) 361 F1(16)
Заключение
Исследуя в даннойкурсовой работе многофункциональное арифметическо-логическое устройство, япришел к выводу, что АЛУ реализует важную часть процесса обработки данныхвычислительных операций. В результате работы были рассмотрены схемы обобщеннойструктуры АЛУ процессоров, построены структурная и логическая схемы, былпроизведен анализ и построение блоков, составляющих важную часть АЛУ. Исходя иззадания, спроектирован регистр левого сдвига К1500ИР141, приведена логическаясхема четырехразрядного регистра К1500ИР141, перечислены основные функции,выполняемые заданным регистром. регистра, на схеме указаны сигналы, подаваемыена информационные входы регистра. Спроектирован и рассчитан четырехразрядныйдвоичный сумматор. Приведено условное графическое обозначение микросхемыданного двоичного сумматора. Описан принцип работы. Построена логическая схемачетырехразрядного сумматора последовательного действия на базе полусумматоров илогических элементов ИЛИ. Приведена схема соединения микросхем
СПИСОК ЛИТЕРАТУРЫ
1. КалабековБ.А., Мамзелев И.А. Цифровые устройства и микропроцессорные системв. – М.:Радио и связь. 2004.
2. КоганИ.Л., Гитлиц Э.В., Еремина О.В. Микропроцессорные устройства. Сборникметодических указаний. – М.: ВЗТС, 2003.
3. МышляеваИ.М. Цифровая схемотехника. Учебник для сред. проф. образования. – М.: 2005.
4. Основымикропроцессорной техники. Курс лекций/ Новиков Ю.В., Скоробогатов П.К. – М.:2003.
5. УгрюмовЕ. Цифровая схемотехника. – С-Петербург, изд-во «БХВ-Петербург», 2002.
6. Цифроваяи вычислительная техника: Уч. для вузов / Э.В. Евреинов, Ю.Т. Бутыльский, И.А.Мамзелев и др.; Под ред. Э.В. Евреинова. — М.: Радио и связь, 1991.
7. Цифровыеинтегральные микросхемы: Справочник. – 2-е изд., перераб. и доп. – Минск:«Беларусь»: «Полымя», 1996.