Міністерство освіти і науки України
ДЕРЖАВНИЙ ВИЩИЙ НАВЧАЛЬНИЙ ЗАКЛАД
«КИЇВСЬКЙ НАЦІОНАЛЬНИЙ ЕКОНОМІЧНИЙ УНІВЕРСИТЕТІМЕНІ ВАДИМА ГЕТЬМАНА»
РОМЕНСЬКИЙ КОЛЕДЖ
Спеціальність: 5.091504 «Обслуговуваннякомп’ютерних та інтелектуальних систем та мереж»
Курсовий проект з предмету:
Мікропроцесорні системи
Тема: «Розробити схему електричну принципову модуля
на базі 8-розрядного МП»
РК КНЕУ. КП.5.091504.009ПЗ
Перевірив викладачШокота Т.А.
Виконав:
студент гр. К 3-2Лакиза Н.С.
2007
Зміст
Вступ. 3
1. Загальний розділ. 6
1.1. Призначення проектуємого пристрою… 6
1.2. Технічні характеристики. 10
1.3. Розробка і обґрунтування схеми електричної структурної 11
2. Спеціальний розділ. 13
2.1. Вибір і обґрунтування елементної бази. 13
2.2. Принцип роботи окремих ВІС з використанням часовихдіаграм… 16
2.3. Принцип роботи пристрою згідно схеми електричноїпринципової 21
3. Експлуатаційний розділ. 23
3.1. Ініціалізація програмуємих ВІС… 23
3.2. Тест перевірки окремих вузлів або пристрою… 23
3.3. Розрахунок надійності пристрою… 26
Література. 30
Вступ
Безупинне удосконалення технології і схемотехніки великих інтегральнихмікросхем (ВІС) обумовило створення і розвиток одних з найбільш універсальнихВІС — мікропроцесорів. До сьогоднішнього часу вітчизняною промисловістю ізакордонними фірмами випускається велике число комплектів мікропроцесорних ВІС,що відрізняються швидкодією, потужністю споживання, розрядністю й іншимихарактеристиками, а також функціональним набором схем у комплекті. Функціональнийсклад комплектів мікропроцесорних ВІС і їх основні характеристики визначалисяна основі аналізу різних варіантів застосування мікропроцесорів і оптимізаціїалгоритмів керування з урахуванням вимог до продуктивності й обсягу адресуємоїпам'яті.
Високий рівень технічних характеристик мікропроцесорних ВІС і порівнянонизька вартість у розрахунку на одиницю оброблюваної інформації стимулювалишвидке впровадження мікропроцесорів у побутову, промислову і спеціальнурадіоелектронну апаратуру.
Мікропроцесор (МП) — програмно-управляючий пристрій, призначений дляобробки цифрової інформації і керування процесом цієї обробки, виконаний у видіоднієї (чи декількох) інтегральної схеми з високим ступенем інтеграціїелектронних елементів.
Продуктивність мікропроцесорів безупинно зростає в міру удосконаленнямікроелектронної технології й архітектури. У найбільш досконалихмікропроцесорах вона вже з початку 80-х років не поступається продуктивностіпроцесорам звичайних міні-ЕОМ середньої обчислювальної потужності.
Процесори ЕОМ мають складну логічну структуру і містять великукількість електронних елементів з безліччю розгалужених зв'язків між ними. Дляпідвищення продуктивності процесора необхідно розвивати всі його апаратніресурси. Можливості однокристальних мікропроцесорів визначає мікроелектроннатехнологія на визначеному рівні розвитку. Тому, щоб збільшити продуктивністьпроцесорів, використовують їх реалізацію у вигляді багатокристальних, а такожсекційних багатокристальних мікропроцесорів.
Багатокристальні МП можна одержати в тому випадку,коли відбувається поділ логічної схеми процесора на окремі функціональнозакінчені частини, кожна з яких реалізується у виді інтегральної схеми.
Необхідність виконання складних функцій керування призвела до створеннямікроконтролерів — керуючих пристроїв, виконаних на одному чи декількохкристалах. Мікроконтролери виконують функції логічного аналізу і керування(тому за рахунок виключення арифметичних операцій можна зменшити їхню апаратнускладність чи розвинути функції логічного керування).
Архітектура мікропроцесора — функціональні можливості апаратнихелектронних засобів мікропроцесора, використовувані для представлення даних,машинних операцій, опису алгоритмів і процесів обчислень.
Архітектура поєднує апаратні, мікропрограмні і програмні засобиобчислювальної техніки і дозволяє чітко виділити те, що, при створенніконкретної мікропроцесорної системи і використанні можливостеймікропроцесорного комплекту, ВІС повинні бути реалізовані користувачемпрограмним способом і додатковими апаратними засобами.
Розробляючи програмне забезпечення для мікро-ЕОМ, програміст повинензнати архітектурні особливості і технічні характеристики мікро-ЕОМ. Ця вимоганеобхідна при використанні мови асемблера, але вона може виявитися істотною іпри використанні мови високого рівня. Однак програміст може знатися вапаратному забезпеченні, і тим більше в схемотехнічних елементах мікро-ЕОМ ненастільки детально, як інженер-розроблювач мікропроцесорних пристроїв. Навідміну від останнього програміст може мати потребу в з'ясуванні і розуміннілише елементів і характеристик обчислювальної машини, що явно відбиваються впрограмах і (або) повинні бути враховані при розробці і виконанні програм. Дотаких елементів і характеристик мікро-ЕОМ варто віднести, зокрема, число йімена програмно-доступних регістрів, розрядність машинного слова, системукоманд, доступний розмір і адреси оперативної пам'яті, швидкодію процесора,схему обробки переривань, способи адресації оперативної пам'яті і зовнішніхпристроїв. Сукупність подібних зведень являє собою модель мікро-ЕОМ з поглядупрограміста.
Для ефективного використання мікро-ЕОМ споживач повинен володіти мовамипрограмування різного рівня. Задачі системного програмування, наприклад, доситьчасто вимагають застосування мови асемблера, яка дає можливість найбільш повноі раціонально використовувати апаратні і програмні ресурси мікро-ЕОМ.
У даному курсовому проекті розроблено схему електричну принциповупроцесорного модуля з використанням мікропроцесора КР580ВМ80А
1. Загальний розділ1.1. Призначення проектуємогопристрою
У курсовому проекті прийняті наступні скорочення:
БА — буфер адреси;
БД — буфер даних;
ВІС — велика інтегральна схема;
ОС — обчислювальна система;
ГТІ — генератор тактових імпульсів;
ЗП — запам'ятовуючий пристрій;
ІС — інтегральна схема;
МС — мікросхема;
МА — магістраль адреси;
МД — магістраль даних;
МК — магістраль керування;
МП — мікропроцесор;
МПС — мікропроцесорна система;
ОЗП — оперативно-запам'ятовуючий пристрій;
ПДП — прямий доступ у пам'ять;
ПЗП — постійно-запам'ятовуючий пристрій;
ЦП — центральний процесор;
ПВВ — пристрій введення-виведення;
ЕОМ — електронно-обчислювальна машина;
ЧТП — читання пам'яті;
ЗПП — запис у пам'ять;
ЗПВВ — запис у пристрої введення/виведення;
ППРЕ — підтвердження переривання
Розробка архітектури МПС.
Проектування нової мікро-ЕОМ звичайно починається з опису їїархітектури, що представляє собою модель мікро-ЕОМ з точки зору програміста. Модельу процесі проектування перетворюється в структуру мікро-ЕОМ, що визначає склад,призначення і взаємозв'язки необхідних апаратурних компонентів, що реалізуютьбажану архітектуру.
Останнім часом найбільше поширення одержав принцип модульноїорганізації обчислювальних систем. Серед способів організації зв'язку елементіввсередині модулів і між модулями в системі можна виділити два: за допомогоюдовільних зв'язків, що реалізують принцип «кожний з кожним», і задопомогою упорядкованих зв'язків (магістральний), що дозволяє мінімізуватичисло зв'язків.
Найбільш розповсюдженою є схема мікро-ЕОМ, що має дві чи три загальнімагістралі, до яких під впливом пристрою керування можуть по черзі підключатисявхідні в мікропроцесор вузли. Така структура вимагає обмеженого числа зовнішніхконтактів, але обмін інформацією між вузлами і блоками повинен здійснюватися увизначеній послідовності.
У мікро-ЕОМ процесор будується на ВІС, що утворює базовий МП-комплект. Процесормікро-ЕОМ може бути реалізований у вигляді однієї (однокристальниймікропроцесор) чи декількох ВІС (багатокристальний мікропроцесор).
Відповідно до розробки спеціалізованих ІС для різних блоків мікро-ЕОМструктурна схема її може бути представлена як сукупність
функціональних блоків, з'єднаних між собою відповідно до вимогінтерфейсів. У приведеній схемі обробку інформації здійснює мікропроцесор,синхронізуємий тактовими імпульсами пристрою синхронізації. Обмін інформацієюміж мікропроцесором і іншими блоками мікро-ЕОМ здійснюється по трьохмагістралях: адресної, даних і керуючої.
Структура МП системи представлена на рисунку 1.1.1.
/>
Рисунок 1.1.1. – Узагальнена структура мікропроцесорної системи
На рисунку 1.1.1. прийнято наступні умовні позначення:
ЦП — центральний процесор на основі мікропроцесора;
ЗП — напівпровідникова пам'ять (ОЗП, ПЗП);
МІК — модуль інтерфейсу користувача;
МКП — модуль контролерів переривань і ПДП;
МІЗ — модуль інтерфейсу зв'язку;
МЗО — модуль зв'язку з об'єктом;
Системна шина містить у собі три магістралі: адресну, даних і керування.
проводиться звертання до пристроїв пам'яті, введення/виведення й іншихзовнішніх пристроїв, підключених до мікропроцесора. Оброблена інформація ірезультати обчислень передаються по магістралі даних (МД). Магістраль керування(МК) передає керуючі сигнали на всі блоки мікро-ЕОМ, та настроює на потрібнийрежим пристрої, що беруть участь у виконуванні команд.
Використання в мікро-ЕОМ трьох магістралей забезпечує високу швидкодіюі спрощує процес обчислень. Можлива побудова мікро-ЕОМ з однією чи двомамагістралями, по яких послідовно передаються код адреси й оброблюванаінформація, але при цьому збільшується час виконання команд й ускладнюєтьсяорганізація обміну даними між вузлами.
Вибір мікропроцесора і системного контролера.
Одним з основних критеріїв при виборі МП єшвидкодія. Так як до проектованої системи не пред'являються високі вимоги, томожна вибрати мікропроцесор із середньою швидкодією. Виберемо мікропроцесор ізМПК серії КР580.
Мікропроцесорний комплект серії КР580 є одним з розповсюдженихкомплектів ВІС, що дозволяє створювати ефективні обчислювальні пристрої,орієнтовані на реалізацію обчислювальних задач і використання їх як пристроївкерування. Основу комплекту складає однокристальний МП КР580ВМ80. Крім МП доскладу серії КР580 входить велике число ВІС, що дозволяють відносно простопідключати до МП різні пристрої, організовувати швидкий обмін інформацією міжблоками ЕОМ. Розглянемо особливостей побудови мікро-ЕОМ на прикладі МПК серіїКР580.
Мікропроцесорний комплект КР580 містить у собі мікросхеми:
Мікропроцесорна ВІС.
Програмований пристрій введення-виведення рівнобіжної інформаціїрізного формату КР580ВВ55.
Програмований блок пріоритетного переривання КР580ВН59.
Програмований пристрій прямого доступу до пам'яті КР580ВТ57.
Інтегральний таймер КР580ВИ53.
Універсальний синхронно-асинхронний програмований прийомо-передавачКР580ВВ51.
Програмований контролер клавіатури КР580ВВ79.
Системний контролер КР580ВК28.
Схеми виконані по n-МОПтехнології, вхідні і вихідні сигнали відповідають рівням роботи ТТЛ-схем. Мікро-ЕОМ,побудована на базі комплекту, працює з тактовою частотою до 2 Мгц. Схемипрограмуються за допомогою фіксованого набору команд МП ВІСКР580ВМ80.
Мікропроцесорна ВІС КР580ВМ80 являє собою однокристальний 8-розрядний МПіз двома магістралями: однонапрямленою 16-розрядною адресноюмагістраллю (МА), двонаправленою 8-розрядною магістраллю даних (МД), і 12сигналами керування (шість вхідних і шість вихідних). МП застосовуєтьсяяк центральний процесор у пристроях обробки даних і керування. Канал адресизабезпечує пряму адресацію зовнішньої пам'яті обсягом до 65535 байт, 256пристроїв введення і 256 пристроїв виведення.
Мікропроцесорна ВІС розрахована на виконання логічних і арифметичнихоперацій з 8-розрядними числами в двійковій і десятковій системах числення, атакож операцій з подвійною розрядністю (з 16-розрядними числами).
Як системний контролер буде використовуватися ВІС КР580ВК28, яканеобхідна для фіксації слова — стану МП, вироблення системних керуючихсигналів, буферизації шини даних МП і керування напрямком передачі даних. 1.2. Технічні характеристики
Проектована МП система має наступні основнітехнічні характеристики:
Елементна база — мікросхеми серій К580.
Базовий комплект — ВІС серії К580.
Центральний процесор — КР580ВМ80А.
Розрядність шини адреси — 1 б біт.
Розрядність шини даних — 8 біт.
Число команд — 244.
Формати команд — нуль-, одне — і двохадресні.
Розрядність команд — 8,16, 24 біт.
Формат даних — двійкові числа з фіксованою комою.
Способи адресації — пряма, непряма, безпосередня, неявна
Число 8-розрядних регістрів загального призначення — 6.
Час виконання команд додавання R-R — не більш 2 мкс.
Число адресуємих регістрів введення-виведення — 256.
Обсяг адресуємої пам'яті — 64 К байт.
Ємність ПЗП — 16 К байт,
Ємність ОЗП — 64 К байт.
Продуктивність — 110 тис. оп/с.
Система переривань — програмно-пріоритетна з 8 лініями апаратногопереривання.
Час реакції на переривання — 18 мкс.
Параметри вхідних і вихідних сигналів сумісні з ТТЛ-рівнями. 1.3. Розробка і обґрунтування схемиелектричної структурної
Схему електричну структурну пристрою розглянемо на прикладі мікросхемиКР1810ВБ89 (рисунок 1.3.1) призначеної для реалізації пріоритетногобезконфліктного доступу до системної шини мультипроцесорної системи. Арбітршини дешифрує стан мультипроцесора, виробляє керуючі сигнали для організаціїдоступу до шини типу Мультибас і керує контролерами шини й регістрами дляфіксації адреси.
Арбітр шини складається з наступних функціональних блоків: дешифраторастанів, що декодує стан мікропроцесора і формує сигнали, що надходять на схемиарбітражу й інтерфейсу системної шини; схеми арбітражу керуючої разом зісхемами арбітражу інших арбітрів пріоритетним доступом; схеми інтерфейсусистемної шини, що виробляє сигнали запиту на захоплення системної шини іприймаючого сигналів підтвердження захоплення; схеми керування і синхронізації;схеми керування контролером шини й фіксаторами адреси.
/>
Рисунок 1.3.1. — Структурна схема процесорного модуля
2. Спеціальний розділ2.1. Вибір і обґрунтування елементноїбази
Системний контролер і шинний формувач КР580ВК28.
Системний контролер і шинний формувач КР580ВК28 призначено для фіксаціїслова-стану МП, вироблення системних керуючих сигналів,буферизації шини даних МП і керування напрямком передачіданих.
Структурна схема системного контролера і шинного формувача (СКФ) приведенана рис.2.1.1. До складу СКФ входять: шинний формувач-підсилювач (BF), що забезпечує збільшення навантажувальноїздатності системної інформаційної шини; регістр (RG) для запису і збереження слова-стану МП; комбінаційна схема (PLA) для формування вихідних керуючих сигналів.
/>
Рисунок 2.1.1. — Структурна схема системного контролера і шинногоформувача (СКФ).
Призначення вхідних, вихідних, вихідних і керуючих сигналів СКФприведені при описі виводів мікросхеми в табл.2.1.1.
Таблиця 2.1.1. — Опис виводів СКФПозначення виводу Номер контакту Призначення виводу D(7 — 0) 8; 21; 19; 6; 10; 12; Входи/виходи даних 17; 15 (з боку МП) STSTB 1 Строб стану (від ГТИ) DBIN 4 Вхід сигналу «ПРИЙОМ» від МП WR 3 Вхід сигналу «ВИДАЧА» від МП HLDA 2 Вхід сигналу «ПІДТВЕРДЖЕННЯ ЗАХОПЛЕННЯ» від МП DB(7 — 0)
7; 20; 18; 5; 9; 11; 16;
13 Входи/виходи інформаційної системної шини MEMR 24 Читання пам'яті MEMW 26 Запис у пам'ять I/OR 25 Читання з ВУ I/OW 27 Запис у ВУ BUSEN 22 Дозвіл роботи шин — сигнал Н-рівня, що установлює усі виходи у високоімпедансний стан INTA 23 Підтвердження переривання — сигнал L-рівня, використову-ваний для стробування введення адреси підпрограми обслуговування переривання Ucc 28 Напруга живлення (+5В)
Підключення СКФ до МП наведено на рисунку 2.1.2.
/>
Рисунок 2.1.2. — Схема підключення СКФ до МП
По сигналу STSTB, щовиробляється ГТІ, відбувається запис слова-стану в регістр збереження, а потімвидача його на комбінаційну схему, що формує керуючі сигнали.
Буферні регістри КР580ИР82 і КР580ИР83.
Буферні регістри КР580ИР82 і КР580ИР83 являють собою 8-розрядніпаралельні регістри з тристабільними виходами. Вони використовуються дляреалізації схем фіксації, буферизації і мульти-плексування в мікропроцесорнихсистемах на базі МП КР580ИК80А та К1810ВМ86. На виходахмікросхеми КР580ИР82 генеруються не інвертовані вхідні дані, а на виходахмікросхеми КР580ИР83 — інвертовані.
Запис вхідних даних у буферні регістри виробляється при переходісигналу STB с Н-рівня в L-рівень. При Н-рівні сигналу ОЕ виходибуферних регістрів знаходяться у високоімпедансному стані.
Генератор тактових сигналів КР580ГФ24.
Мікропроцесорна інтегральна мікросхема КР580ГФ24 використовується якгенератор тактових синхросерій F1і F2 для мікропроцесора КР580ИК80А.Крім того, генератор виробляє сигнали початкової установки мікропроцесора RESET і готовності READY, які синхронізовані тактовими імпульсами, і строб STSTB, використовуваний для фіксації словастанів у системному контролері.
На рисунку 2.1.2. приведене умовне позначення генератора тактовихсигналів КР580ГФ24 на електричній схемі.
/>
Рисунок 2.1.2. — Позначення КР580ГФ24 на схемі електричній принциповій.2.2. Принцип роботи окремих ВІС звикористанням часових діаграм
В серії К580 процесор разом з пристроєм керування реалізований увигляді окремої ВІС і має фіксовані розрядність і систему команд,«зашиту» у ВІС МП.
Схематичне зображення і позначення на електричній схемі приведенерисунку 2.2.1.
/>
Рисунок 2.2.1. — Позначення мікропроцесора КР580ВМ80А на електричнійсхемі.
Функціональне призначення виводів МП КР580ВМ80А приведенов таблиці 2.2.1.
Таблиця 2.2.1. Функціональне призначення виводів МП. Вивід Позначення Тип виводу Функціональне призначення виводів
1,25-
27, 29-40 Аю, Ао-А2> Аз-А9ї Аі5, Ai2-A14s ^п Виходи Канал адреси 2 GND - Загальний 3-10 D4-D7, D3-D0 Входи (виходи) Канал даних 11 UTO - Напруга живлення — 5 V 12 RESET Вхід Установка в початковий стан 13 HOLD Вхід Захоплення 14 INT Вхід Запит переривання 15,22 Сь С2 Входи Тактові імпульси 16 ШТЕ Вихід Дозвіл переривання 17 DBIN Вихід Прийом інформації 18 -WR Вихід Видача інформації 19 SYNC Вихід Сигнал синхронізації 20 Ucci - Напруга живлення +5 V 21 HLDA Вихід Підтвердження захоплення 23 RDY Вхід Сигнал «Готовність» 24 WATT Вихід Сигнал «Чекання» 28 '«Цвда - Напруга живлення +12 V
Цикл команд МП складається з машинних циклів, число яких для різнихкоманд неоднакове і коливається в межах від одного до трьох. Машинний цикл потрібнокожного разу, коли ЦП звертається до пам'яті чи до порту вводу/виводу. На коженбайт обраної команди приділяється один машинний цикл, що містить три-п'ятьтактів. На рис.2.2.2. показаний цикл команди з трьома звертаннями до пам'яті,що складається з трьох машинних циклів.
/>
Рисунок 2.2.2. — Цикли і стани МП
Спочатку кожного машинного циклу ЦП видає на шину даних вісім розрядівінформації, що характеризує стан внутрішніх вузлів МП. Ця інформаціязнаходиться на шині даних протягом дії сигналу SYNC,що завжди з'являється в першому такті будь-якого машинного циклу.Інформація про стан МП по сигналу стробу видачі слова станузаписується в спеціальний зовнішній регістр стану і зберігається в ньому допояви наступного стробу, тобтопротягом усього часу машинного циклу, що залишився. Строб видачі слова стануформується поза МП логічним перемножуванням сигналів Ф1 і SYNC, як показано на рисунку 2.2.3. Такимчином, шина даних протягом короткого проміжку часу використовується для видачіі запису в зовнішній регістр слова стану внутрішніх вузлів МП, в інший час – за своїм прямим призначенням.
/>
Рисунок 2.2.3. — Видача слова стану внутрішніх вузлів МП
Здавалося б природним для видачі інформації про стан МП використовуватидодаткові висновки, аналогічні тим, що використовуються для видачі сигналів WR, DBIN, SYNC і ін., однакприпустиме число виводів, що підключаються до одного кристала ІМС, дужеобмежено. Штучне мультиплексування шини даних дозволяє зменшити число виводівМП.
Інформація про стан внутрішніх вузлів МП показує, які дії будутьвиконуватися протягом поточного машинного циклу. Існує 10 різновидів машиннихциклів і відповідних їм різних слів стану МП, приведених у табл.2.2.2, де коженрозряд слова формує відповідний сигнал. Назви і призначення цих сигналівзазначені в табл.2.2.З.
Таблиця 2.2.2. Значення розрядів слова стану МП
для різних машинних циклів.
№
п/п Тип машинного циклу D7 D6 D5 D4 D3 D2 D1 DO 1. Вибір команди (Мі) 1 1 1 2. Читання з пам'яті 1 1 3. Запис у пам'ять 4. Читання стека 1 1 1 5. Запис у стек 1 6. Уведення 1 1 7. Висновок 1 8. Підтвердження Дозволу переривання 1 1 1 9. Підтвердження зупинки 1 1 1 10. Підтвердження переривання зупинці 1 1 1 1
Таблиця 2.2.3. Призначення розрядів слова стану МП. Розряд Позначення і найменування сигналу Призначення розряду D7 MEMR Читання з пам'яті Вказує на те, що в даному циклі буде вироблятися читання з пам'яті D6 ЮТ Введения На шинах адресу установлений номер пристрою введення. Передбачається введення інформації в ЦП D5 Ml Вибір першого байта Поточний цикл служить для вибору першого байта команди D4 OUT Висновок На шинах адресу установлений номер пристрою виведення. Передбачається виведення інформації при сигналі WR D3 HLTA Підтвердження зупинки Відгук на команду HLT. Підтверджує зупинку D2 STACK Стік На шинах адресу встановлена адреса з покажчика стека Dl WO Запис чи виведення На шинах даних знаходиться інформація для запису в пам'ять чи для виведення на зовнішній пристрій DO ШТА Підтвердження Переривання Стробування номера запиту на переривання при дійсному сигналі DBIN /> /> /> /> />
Формування керуючих сигналів.
Взаємодія МП із пам'яттю і пристроями введення-виведення здійснюєтьсяпо сигналах шини керування. Частина сигналів надходить на цю шину безпосередньо.Інша частина сигналів, такі як I/OR, I/OW, MEMR, MEMW, формується відповідно до інформації, збереженої в регістрі словастану fPSWY. 2.3. Принцип роботи пристрою згідносхеми електричної принципової
Блок процесора містить у собі МП ВІС D3, генератор тактових імпульсів D2, системний контролер D6,підсилювачі MA D4 і D5, підсилювач сигналів МП ВІС D7.
Клавіша SB1 служить дляподачі сигналу початкової установки МП ВІС, тривалістьякого визначається ланцюгом R2, С2.Діод VD1 дозволяє здійснитишвидкий розряд С2 навіть при короткочасному зникненні живлячої напруги. ЛанцюгСІ, BQ1 задає частоту генераторатактових імпульсів. Набори резисторів Е1… ЕЗ служать для узгодження сигналівМА і МД. Виходи IMC D4, D5, D6 переводяться в третій стан при захопленні магістралей по сигналу КГЕК,що виробляється елементом D1.Резистор забезпечує високий рівень на вході D1 при відсутності в системі модуля з контролером ПДП, що виробляєсигнал BUSEN.
Блок запам'ятовуючих пристроїв містить ПЗП і схему дешифрації адреси.Дешифратор адреси формує сигнали вибірки CS1 для ПЗП в такому вигляді: ПЗП з 0000Н по 07FFH.
Блок дешифрації адреси ПВВ видає вісім стробіруючих імпульсів низькогорівня для регістрів введення і виведення мікро-ЕОМ. Формування здійснює ПЗП D30, що дешифрує чотири молодших розряди МА ісигнал запису в ПВВ. ПЗП відмикається по сигналу з логічної схеми D27… D29. Елементом D27 схеми виконується дешифрація інших розрядівадреси, а елемент D28 служить дляодержання сигналу звертання до ПВВ (читання чи запису). Для заборони роботи ПВВмікро-ЕОМ під час циклів заборони роботи ПВВ мікро-ЕОМ під час циклів ПДПслужить сигнал BUSEN. За допомогоюперемикача SA4 можна такожвідключати ПВВ мікро-ЕОМ. Імпульс, що відмикає, для ПЗП D30 формується елементом D29 при надходженні на його входи високихрівнів. Резисторна матриця служить навантаженням виходів з відкритим колекторомПЗП, а резистори R18. R19формують високі рівні.
3. Експлуатаційний розділ3.1. Ініціалізація програмуємих ВІС
Програма ініціалізації мікросхем виконує налагодження портіввводу-виводу мікросхем та встановлює параметри дільника та входів мікросхеми пояким буде виконуватися переривання. Також налагоджуються переривання по таймеру.Всі інші переривання забороняються.
Програму тестування та програму ініціалізації ВІС приведено в пункті 3.2.3.2. Тест перевірки окремих вузлівабо пристрою
Тест-програма перевірки роботи модуля процесора написана мовоюасемблера МП 8080.
ORG 0000Н; Початок
MVI А, 90Н; Програмування
OUT 08Н; ПШ
IN05H; Читання інф. зпорту А
STA0800Н; Запис у комірку пам'яті
XRAА; Очищення А
LXIН,0800Н; Початок ОЗП
MVIА,55Н; в А 01010101
Ml: MOVМ, А; Записати впам'ять
INXН; На наступний адресу ОЗП
MOV C, А; Зберегти А
MOVA, H; Значення Н в А
CPI1 OH; Кінець ОЗП
MOVA, C;
JNZMl; Якщо ні, йти на Ml
LXIH,0800H; Початок ОЗП
М2: CMPM;
JNZM3; Указати на помилку
INХН; Збільшити адресу
MOVС, А;
MOVА, Н;
СРІІОН; Кінець ОЗП
MOVА, С;
JNZМ2; Якщо ні, йти на М2
HLTКінець програми
Таблиця 3.2.1. — Тест-таблиця для налагодження
МП модуля в покроковому режимі.
№
п/п Адреса Дані MRDC MWTC IORC IOWC Команда 1 0000 0001 ЗЕ 90 0 0 1 1 1 16 1 1 MVT А, 90Н 2 0002 03 ■ 0003 08 OUT 08Н 0008 90 1 3 0004 08 0005 05 IN 05Н 0006 55 1 4 0007 0008 33 00 0 0 STA 0800Н 0009 08
1 080A 55 5 0000 AF XRA A 6 0001 21 0002 00 LXI 0003 08 H,0800H 7 0004 0005 ЗЕ 55 0 0 MVI A,55H 8 0006 77 MOV M,A 0807 55 1 9 0007 23 1 INX H /> /> /> /> /> /> /> /> /> />
Хоча модуль і здається простим, наявність у ньому тісного взаємозв'язкуміж апаратними засобами і програмним забезпеченням приводить до того, що навітьнезначна несправність у апаратурі або в програмному забезпеченні приводить донепрацездатності мікро-ЕОМ.
Почати налагодження мікро-ЕОМ доцільно з перевірки омметром усіхзв'язків на монтажній платі й усунення виявлених дефектів монтажу. З особливоюстаранністю варто перевірити наявність електричних зв'язків між виводамиживлення мікросхем і контактами джерела живлення. Щупами омметра необхідноторкатися безпосередньо виводів мікросхем — це допоможе знайти дефекти пайки. Потімперевіряють наявність живлячої напруги на виводах мікропроцесора і на іншихмікросхемах модуля.
Наступний етап — перевірка схеми формування синхроімпульсів. Для цьогобуде потрібно осцилограф. Переконавши в наявності синхроімпульсів Ф1 і Ф2 навиводах мікропроцесора, переходять до перевірки функціонування блокуцентрального процесора при постійно діючій на шині даних команді NOP (00Н). Код команди00 примусово подають на шину даних за допомогою перемичок.
При цьому на адресній шині повинний відбуватися послідовний перебірвсіх адрес, який можна проконтролювати за допомогою осцилографа. Сигнали наадресній шині в цьому випадку мають форму симетричних прямокутних імпульсів,причому частота імпульсів зменшується вдвічі при збільшенні номера розряду наодиницю. При правильній роботі команди NOP переходять до перевірки інших блоків мікро-ЕОМ.Для цього вивід 3 мікросхеми DD2з'єднують із загальним проводом і переконуються в наявності високого рівня навиводі 24 мікропроцесора, що свідчить про перебування його в стані очікування. Натиснувшина кнопку „УСТ“ перевіряють на всіх лініях шини адреси нульовогорівня, а на лініях шини даних двійкового коду 0011 1110, записаного в нульовомуосередку (мікросхема ПЗП).
Вставляють у панельку мікросхему ПЗП. Збирають на окремій платі вузол,за допомогою якого перевіряють поциклове виконання тест-програмимікропроцесором. При однократному натисканні на кнопку „КРОК“мікропроцесор переходить у стан очікування, що дозволяє на індикаторахлогічного пробника контролювати читання з ПЗП кодів і їх виконання.
Для виключення впливу сигналу переривання провід від виводу 14мікропроцесора DD1 відключають.
Натиснувши на кнопку „УСТ“ і послідовно натискаючи кнопку»КРОК", контролюють виконання перших команд Тест-програми відповіднодо Тест-таблиці 3.2.1
При виявленні невідповідностей варто перевірити чи нема замикання міжлініями шини адреси, або шини даних, або іншими сигнальними лініями.
Після усунення виявлених несправностей, домігшись виконання першихкоманд тесту в кроковому режимі, додатковий вузол відключають. 3.3. Розрахунок надійності пристрою
Надійність – властивість пристрою виконувати задані функції в заданихрежимах і умовах застосування, обслуговування, ремонту, збереження,транспортування на протязі необхідного інтервалу часу.
Показники надійності:
Безвідмовність.
Довговічність.
Ремонтопридатність.
Збереження.
Безвідмовність – властивість безупинно зберігати працездатність дограничного стану, після настання, якого подальша експлуатація виробу економічнонедоцільна.
Ремонтопридатність – пристосованість пристрою до попередженнявідмовлень, до можливості виявлення та усунення несправностей шляхом проведенняремонту і технічного обслуговування.
До термінів ремонтопридатності відносяться: відмовлення, збереження.
Відмовлення – подія, що полягає в повній або частковій утратіпрацездатності пристрою.
Відмовлення бувають:
Раптові (катастрофічні) – стрибкоподібна зміна параметрів робочоговиробу.
Поступові (параметричні) – постійна зміна одного або декількох параметрівз часом, що виходять за припустимі межі.
Збереження – термін, протягом якого при дотриманні режимів збереженнявиріб зберігає працездатний стан.
Розрахунок надійності поділяється на три розділи:
Визначення значення інтенсивності відмовлення всіх елементів запринциповою схемою вузла пристрою.
Визначення значення імовірності безвідмовної роботи всієї схеми.
Визначення середнього наробітку до першого відмовлення.
Виконання розрахунків проходить наступним чином:
1. Інтенсивність відмовлення всіх елементів визначається за формулою:
/>(3.3.1)
де:
ni – кількість елементів у схемі;
li – інтенсивністьвідмовлень і-го елемента;
m – кількість типів елементів.
При розрахунку також потрібно враховувати інтенсивність відмовленьчерез пайки радіоелементів на друкованій платі.
Інтенсивність відмовлень елементів розраховуємо за формулою:
/>(3.3.2)
де:
lо – інтенсивністьвідмовлень елементів у режимі номінального навантаження;
Кe – експлуатаційнийкоефіцієнт;
Кр – коефіцієнт навантаження.
Усі ці параметри беруться з довідника з розрахунку надійності.
2. Ймовірністю безвідмовної роботи називається ймовірність того, що запевних умов експлуатації в заданому інтервалі часу не відбудеться жодноговідмовлення.
Ймовірність безвідмовної роботи визначається за формулою:
/>(3.3.3)
де:
/> -інтенсивність відмов всіх елементів;
t – час, (год).
За результатами розрахунків складається таблиця і графік.
3. Середній наробіток до першого відмовлення – це час роботи пристроюдо першої відмови.
Середній наробіток на відмовлення визначається за формулою:
/> (3.3.4)
Розрахунок надійності пристрою приведено далі. Анотація
В курсовому проекті розроблена схема електрична принципова процесорногомодуля з використанням мікропроцесора КР580ВМ80А. В роботі використана великакількість схем, що дозволяють розглянути кожну частину пристрою окремо, а такожпрограма перевірки процесорного модуля, що дає можливість перевіритиправильність роботи процесорного модуля. В роботі представлено розрахунок надійностіпристрою.
Виконання даної курсової роботи змусило повторити та закріпити вивченийпротягом навчального року матеріал з предмету «Мікропроцесорнісистеми», а також звернутися до додаткової літератури та вивчити багатонового.
Література
1. Методичні вказівки щодо виконання курсової роботи.
2. Аналоговые и цифровые интегральные микросхемы / Подред. С.В. Якубовского. — М. Радио и связь, 1984.
3. Бороволоков Э.П. Фролов В.В. «Радиолюбительскиесхемы» // К.: Кондор – 1995 – 6 с.
4. Балашев Е.П., Григорьев В.Л., Петров Г.А. Микро — имини-ЭВМ. — Л.: Энергоатомииздат, 1984.
5. А.С. Басманов «МП и ОЭВМ», Москва, «Мир», 1988.
6. Алексеенко А.Г., Галицын А.Д., Иванников А.Д. Проектированиерадиоэлектронной литературы на микропроцессорах. — М.: Радио и связь, 1984.
7. Якименко Ю.І., Терещенко Т.О., Сокол Є.І. Мікропроцесорнатехніка. 2004.
8. Вершинин О.Е. Применение микропроцессоровдля автоматизации технологических процессов. — Л.Энергоатомииздат, 1986.